【正文】 端加 1個低有效的 50ms~55ms編程脈沖（直流信號不起作用），寫入 1個單元。而 WE當(dāng)為低電平時，實現(xiàn)寫入， DIN引腳上的信號經(jīng)輸入三態(tài)緩沖器對選中單元進(jìn)行寫入。鎖存在行地址鎖存器中的七位行地址 RA6～ RA0同時加到 4個存儲矩陣上，在每個存儲矩陣中都選中一行，則共有 512個存儲電路可被選中，它們存放的信息被選通至 512個讀出放大器，經(jīng)過鑒別后鎖存或重寫。但為減少地址線引腳數(shù)目，地址線又分為行地址線和列地址線，而且分時工作，這樣 DRAM對外部只需引出 8條地址線。當(dāng)沒有讀寫操作時， CS=1， 即片選處于無效狀態(tài)，輸入輸出三態(tài)門至高阻狀態(tài)，從而使存儲器芯片與系統(tǒng)總線“脫離”。 0Y0Y2Y3Y4Y5Y0Y7YCA2GB2GBA1G48 第五章：存儲器及其接口 —— 存儲器芯片的擴展與連接 ? 存儲器芯片與 CPU的連接 —— 地址譯碼器 2Y3Y4Y5Y6Y7Y0Y G1 C B A 譯碼輸出 1 0 0 0 0 0 =0，其余為 1 1 0 0 0 0 1 =0，其余為 1 1 0 0 0 1 0 =0，其余為 1 1 0 0 0 1 1 =0，其余為 1 1 0 0 1 0 0 =0，其余為 1 1 0 0 1 0 1 =0，其余為 1 1 0 0 1 1 0 =0，其余為 1 1 0 0 1 1 1 =0，其余為 1 不是上述情況 ～ 全為 1 7Y0Y1YAG2 BG249 第五章：存儲器及其接口 ROM RAM 50 第五章：存儲器及其接口 —— 典型的半導(dǎo)體芯片舉例 ? SRAM芯片 HM6116 6116芯片的容量為 2 K 8 bit， 有 2048個存儲單元，需 11根地址線， 7根用于行地址譯碼輸入， 4根用于列譯碼地址輸入，每條列線控制 8位，從而形成了 128 128個存儲陣列，即 16 384個存儲體。 47 第五章：存儲器及其接口 —— 存儲器芯片的擴展與連接 ? 存儲器芯片與 CPU的連接 —— 地址譯碼器 如圖給出了該譯碼器的引腳和譯碼 邏輯框圖。求每塊芯片的地址范圍。求每塊芯片的地址范圍。求每塊芯片的地址范圍。 37 第五章：存儲器及其接口 —— 存儲器芯片的擴展與連接 ? 存儲器芯片與 CPU的連接 —— 線選法 在剩余的高位地址總線中，任選一位作為片選信號直接與存貯芯片的 CS引腳相連，這種方式就稱為線選法。換句話說，就是每當(dāng) CPU訪問內(nèi)存，如何產(chǎn)生相應(yīng)芯片的片選信號。對 4K8b的 2732而言，片外地址線為 A19～ A12， 片內(nèi)地址線為 A11～ A0； 對2K8b的 6116而言，片外地址線為 A19～ A11，片內(nèi)地址線為 A10～ A0。 … … A0 A13 … D0 D1 D2 D7 16K 1 CS CS CS CS WE WE WE WE 16K 1 D0 D1 D2 D7 34 第五章：存儲器及其接口 —— 存儲器芯片的擴展與連接 ? 存儲器芯片與 CPU的連接 (3) 地址線的連接： 將用以“字選”的低位地址總線直接與存貯芯片的地址引腳相連，將用以“片選”的高位地址總線送入譯碼器。 CPU讀信號最終和存儲器的讀信號相連， CPU寫信號最終和存儲器的寫信號相連。 30 第五章：存儲器及其接口 —— 存儲器芯片的擴展與連接 ? 基本存儲器芯片模型 存儲芯片型號 存儲容量 地址線 數(shù)據(jù)線 2101（ 1K 1B） 1024 1B A0～ A9 D0 2114（ 1K 4B） 1024 4B A0～ A9 D0～ D3 4118（ 1K 8B） 1024 8B A0～ A9 D0～ D7 6116（ 2K 8B） 2048 8B A0～ A10 D0～ D7 6232（ 4K 8B） 4 1024 8B A0～ A11 D0～ D7 6264（ 8K 8B） 8 1024 8B A0～ A12 D0～ D7 61256（ 32K 8B） 32 1024 8B A0～ A14 D0～ D7 2732（ 4K 8B） 4 1024 8B A0～ A11 D0～ D7 31 第五章：存儲器及其接口 —— 存儲器芯片的擴展與連接 ? 存儲器芯片與 CPU的連接 在實際應(yīng)用中，進(jìn)行存儲器與 CPU的連接需要考慮以下幾個問題：① CPU的總線負(fù)載能力；② CPU與存儲器之間的速度匹配；③存儲器地址分配和片選；④控制信號的連接。 29 第五章：存儲器及其接口 —— 存儲器芯片的擴展與連接 ? 基本存儲器芯片模型 1. 地址線的位數(shù)： 從圖中可看出地址線的位數(shù)決定了芯片內(nèi)可尋址的單元數(shù)目，如 Intel2114(1K 4)有 10條地址線，則可尋址的單元數(shù)為1024個； Intel2116(16K 1)有 14條地址線，則可尋址的單元數(shù)為 16K個。 6. 集電極開路或三態(tài)輸出緩沖器： 為了擴充存儲器系統(tǒng)的容量，常常需要將幾片 RAM芯片的數(shù)據(jù)線并聯(lián)使用或與雙向的數(shù)據(jù)線相連，這就要用到集電極開路或三態(tài)輸出緩沖器。 25 第五章：存儲器及其接口 —— 存儲器芯片的擴展與連接 ? 存儲器的系統(tǒng)結(jié)構(gòu) 4. 片選與讀 /寫控制電路： 片選信號用以實現(xiàn)芯片的選擇。存儲器地址譯碼有兩種方式，通常稱為單譯碼與雙譯碼。不同類型的基本存儲單元，決定了由其所組成的存儲器件的類型不同。 DRAM的主要性能是：容量大、功耗較小、速度較慢。 半導(dǎo)體存儲器 RAM ROM SRAM DRAM 掩膜 ROM PROM EPROM EEPROM Flash ROM 21 第五章：存儲器及其接口 —— 隨機存儲器 RAM ? 靜態(tài)隨機存儲器 (Static RAM,SRAM) SRAM其存儲電路是以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，只要不掉電，信息永不會丟失，不需要刷新電路。 快擦型存儲器可替代 EEPROM，在某些應(yīng)用場合還可取代 SRAM，尤其是對于需要配備電池后援的 SRAM系統(tǒng)，使用快擦型存儲器后可省去電池。 快擦型存儲器具有 EEPROM的特點，可在計算機內(nèi)進(jìn)行擦除和編程，它的讀取時間與 DRAM相似，而寫時間與磁盤驅(qū)動器相當(dāng)。 17 第五章：存儲器及其接口 —— 只讀存儲器 ROM ? 電可擦除可編程 ROM (Electronic Erasible Programmable ROM, EEPROM) EEPROM內(nèi)資料的寫入要用專用的編程器，并且往芯片中寫內(nèi)容時必須要加一定的編程電壓 (12— 24V，隨不同的芯片型號而定 )。 對 PROM來講，這個寫入的過程稱之為固化程序。 PROM 的類型有多種，如二極管破壞型 PROM存儲器，在出廠時，存儲體中每條字線和位線的交叉處都是兩個反向串聯(lián)的二極管的PN結(jié)，字線與位線之間不導(dǎo)通，此時，意味著該存儲器中所有的存儲內(nèi)容均為“ 1” 。 如圖是一個簡單的 4 4位的 MOS ROM存儲陣列，兩位地址輸入，經(jīng)譯碼后，輸出四條字選擇線，每條字選擇線選中一個字，此時位線的輸出即為這個字的每一位。從整體看，其速度接近高速緩存的速度，其容量接近輔存的容量，而其成本則接近廉價慢速的輔存平均價格。 7 第五章：存儲器及其接口 —— 概述 ? 存儲器的性能指標(biāo) 存儲器系統(tǒng)的三項主要性能指標(biāo)是 【 容量 】 、 【 速度 】 和 【 可靠性 】 。 ? 按存取方式分類 —— 隨機存儲器 (內(nèi)存和硬盤 )、順序存儲器 (磁帶 )。 5 第五章：存儲器及其接口 —— 概述 6 第五章：存儲器及其接口 —— 概述 ? 存儲器的分類 ? 按存儲介質(zhì)分類 —— 磁芯存儲器、半導(dǎo)體存儲器、光電存儲器、磁膜、磁泡和其它磁表面存儲器以及光盤存儲器等。 ? 按在計算機系統(tǒng)中的作用分類 —— 主存儲器、輔助存儲器、緩沖存儲器、控制存儲器等。 為了在存儲器系統(tǒng)中兼顧以上三個方面的指標(biāo)，目前在計算機系統(tǒng)中通常采用三級存