【正文】 儲(chǔ)器結(jié)構(gòu)，即使用 高速緩沖存儲(chǔ)器 、主存儲(chǔ)器 和 輔助存儲(chǔ)器 ，由這三者構(gòu)成一個(gè)統(tǒng)一的存儲(chǔ)系統(tǒng)。 半導(dǎo)體存儲(chǔ)器 RAM ROM SRAM DRAM 掩膜 ROM PROM EPROM EEPROM Flash ROM 14 第五章：存儲(chǔ)器及其接口 —— 只讀存儲(chǔ)器 ROM ? 掩膜 ROM 在出廠前由芯片廠家將程序?qū)懙?rom里，以后永遠(yuǎn)不能修改。為了解決這個(gè)矛盾，設(shè)計(jì)制造了一種可由用戶通過簡易設(shè)備寫入信息的 ROM器件，即可編程的 ROM，又稱為 PROM。 除此之外，還有一種熔絲式 PROM，用戶編程時(shí)，靠專用寫入電路產(chǎn)生脈沖電流，來燒斷指定的熔絲，以達(dá)到寫入“ 1” 的目的。一般擦除信息需用紫外線照射 l5~20分鐘 。 18 第五章：存儲(chǔ)器及其接口 —— 只讀存儲(chǔ)器 ROM ? 快擦型存儲(chǔ)器 (Flash Memory) 快擦型存儲(chǔ)器是不用電池供電的、高速耐用的非易失性半導(dǎo)體存儲(chǔ)器，它以性能好、功耗低、體積小、重量輕等特點(diǎn)活躍于便攜機(jī)存儲(chǔ)器市場?？觳列痛鎯?chǔ)器操作簡便，編程、擦除、校驗(yàn)等工作均已編成程序，可由配有快擦型存儲(chǔ)器系統(tǒng)的中央處理機(jī)予以控制。 19 第五章：存儲(chǔ)器及其接口 ROM RAM 20 第五章：存儲(chǔ)器及其接口 —— 隨機(jī)存儲(chǔ)器 RAM ? 隨機(jī)存儲(chǔ)器 (Random Access Memory,RAM)： 在微機(jī)系統(tǒng)的工作過程中，可以隨機(jī)地對(duì)其中的各個(gè)存儲(chǔ)單元進(jìn)行讀／寫操作。 VCC( +5 V )T3T2T1T4VCCT3T1T4T2X 地址譯碼線A BD0D0T5T6T7 T8(I/ O ) I/ O接 Y 地址譯碼器A B22 第五章：存儲(chǔ)器及其接口 —— 隨機(jī)存儲(chǔ)器 RAM ? 動(dòng)態(tài)隨機(jī)存儲(chǔ)器 (Dynamic RAM,DRAM) DRAM是依靠電容來存儲(chǔ)信息，電路簡單集成度高，但電容漏電，信息會(huì)丟失，故需要專用電路定期進(jìn)行刷新。 1. 基本存儲(chǔ)單元： 一個(gè)基本存儲(chǔ)單元可以存放一位二進(jìn)制信息，其內(nèi)部具有兩個(gè)穩(wěn)定的且相互對(duì)立的狀態(tài)，并能夠在外部對(duì)其狀態(tài)進(jìn)行識(shí)別和改變。地址譯碼器的作用就是用來接受 CPU送來的地址信號(hào)并對(duì)它進(jìn)行譯碼，選擇與此地址碼相對(duì)應(yīng)的存儲(chǔ)單元，以便對(duì)該單元進(jìn)行讀 /寫操作。 X譯碼器輸出行地址選擇信號(hào)， Y譯碼器輸出列地址選擇信號(hào)，行列選擇線交叉處即為所選中的單元。 5. I/O電路： I/O電路位于系統(tǒng)數(shù)據(jù)總線與被選中的存儲(chǔ)單元之間，用來控制信息的讀出與寫入，必要時(shí)，還可包含對(duì) I/O信號(hào)的驅(qū)動(dòng)及放大處理功能。所以，存儲(chǔ)器芯片與 CPU之間的連接，實(shí)質(zhì)上就是其與系統(tǒng)總線的連接，包括 (1)地址線的連接； (2)數(shù)據(jù)線的連接； (3)控制線的連接。 3. 控制線： RAM芯片的控制引腳信號(hào)一般有：芯片選擇信號(hào)、讀 /寫控制信號(hào)，對(duì)動(dòng)態(tài) RAM（ DRAM）還有行、列地址選通信號(hào)。 復(fù)雜系統(tǒng)： CPU讀寫信號(hào)和其它信號(hào)組合后與存儲(chǔ)器芯片的讀寫信號(hào)直接相連。 6116 8086 D7 D0 I/O8 I/O1 2164(0) 8086 D7 D0 DIN(DOUT) 2164(6) DIN(DOUT) 2164(7) DIN(DOUT) D6 33 第五章：存儲(chǔ)器及其接口 —— 存儲(chǔ)器芯片的擴(kuò)展與連接 ? 存儲(chǔ)器芯片與 CPU的連接 —— 存儲(chǔ)器芯片分組 位擴(kuò)展 (加大字長 ) [例 ] 用 8個(gè) 16K 1bit芯片組成 16K 8bit的存儲(chǔ)器。 片內(nèi)地址線直接接到所要訪問的存儲(chǔ)器芯片的地址引腳 ，用來直接選中該芯片中的一個(gè)存儲(chǔ)單元。因此，首先要找到這個(gè)或這組芯片，這就是所謂的片選問題。 通常我們有三種片選方法： 線選法、全譯碼法、部分譯碼法 。 （ 1） 1KB CS （ 2） 1KB CS （ 3） 1KB CS （ 4） 1KB CS A10 A11 A13 A11 A0~A9 38 第五章：存儲(chǔ)器及其接口 —— 存儲(chǔ)器芯片的擴(kuò)展與連接 ? 存儲(chǔ)器芯片與 CPU的連接 —— 線選法 例 51：用 5片 Intel6116(2K 8)組成 10K 8位的存儲(chǔ)器系統(tǒng)。 8KB (2) CS 8KB (1) CS 8KB (8) CS 38 譯碼器 A0~A12 A13~A15 Y0 Y1 Y7 42 第五章：存儲(chǔ)器及其接口 —— 存儲(chǔ)器芯片的擴(kuò)展與連接 ? 存儲(chǔ)器芯片與 CPU的連接 —— 全譯碼法 例 52：用 16片 Intel6232(4K 8)組成 64K 8位的存儲(chǔ)器系統(tǒng)。 45 第五章：存儲(chǔ)器及其接口 —— 存儲(chǔ)器芯片的擴(kuò)展與連接 ? 存儲(chǔ)器芯片與 CPU的連接 —— 部分譯碼法 例 53：用 8片 Intel6116(2K 8)組成 16K 8位的存儲(chǔ)器系統(tǒng)。常見的地址譯碼器如 74LS138電路。 74LS138的真值表如下表。寫入時(shí)，地址選中某一存儲(chǔ)單元的方法和讀出時(shí)相同，不過這時(shí) CS=0， OE=1， WE=0， 打開左邊的三態(tài)門，從D7～ D0端輸入的數(shù)據(jù)經(jīng)三態(tài)門和輸入數(shù)據(jù)控制電路送到 I/O電路，從而寫到存儲(chǔ)單元的 8個(gè)存儲(chǔ)位中。若想在 2164A芯片內(nèi)尋址 64 K個(gè)單元，必須用 16條地址線。 54 第五章：存儲(chǔ)器及其接口 —— 典型的半導(dǎo)體芯片舉例 ? DRAM芯片 2164 1 2 8 1 2 8存儲(chǔ)矩陣1 /1 2 8行譯碼器1 2 8 1 2 8存儲(chǔ)矩陣1 2 8 讀 出 放 大 器1 /1 2 8列譯碼1 2 8 讀 出 放 大 器1 2 8 1 2 8存儲(chǔ)矩陣1 /1 2 8行譯碼器1 2 8 1 2 8存儲(chǔ)矩陣1 2 8 讀 出 放 大 器1 /1 2 8列譯碼1 2 8 讀 出 放 大 器A0A1A2A3A4A5A6A78 位地址鎖存器行時(shí)鐘緩沖器列時(shí)鐘緩沖器寫允許時(shí) 鐘緩沖器R A SC A SWEDIN數(shù)據(jù)輸入緩 沖 器1 /4I /O 門輸 出緩沖器 DO U TVDDVSS55 第五章：存儲(chǔ)器及其接口 —— 典型的半導(dǎo)體芯片舉例 ? DRAM芯片 2164 圖中 64 K存儲(chǔ)體由 4個(gè) 128 128的存儲(chǔ)矩陣組成，每個(gè)128 128的存儲(chǔ)矩陣，由 7條行地址線和 7條列地址線進(jìn)行選擇，在芯片內(nèi)部經(jīng)地址譯碼后可分別選擇 128行和 128列。當(dāng) WE為高時(shí)，實(shí)現(xiàn)讀出，即所選中單元的內(nèi)容經(jīng)過三態(tài)輸出緩沖器在 DOUT腳讀出。 57 第五章：存儲(chǔ)器及其接口 —— 典型的半導(dǎo)體芯片舉例 ? EPROM芯片 2732A （ 2）工作方式： 6種 （ 1）讀方式： 當(dāng)?shù)刂酚行Ш螅?CE和 OE同時(shí)有效，讀 （ 2）待用方式： CE無效時(shí)，保持狀態(tài)，輸出高阻， OE不起作用，自動(dòng)進(jìn)入低功耗（ 125mA降到 35mA） （ 3） 編程方式： OE/Vpp引腳加 21V高壓時(shí)，進(jìn)入編程方式。 （ 5）輸出禁止方式： CE有效， OE加高電平，禁止輸出，數(shù)據(jù)線高阻。 60 第五章：存儲(chǔ)器及其接口 —— 典型的半導(dǎo)體芯片舉例 （ 1）奇偶體的分配： 單號(hào)為偶體（由 A0=0選擇，接 D7~D0）， 雙號(hào)為奇體（由 BHE選擇 *，接D15~D8）；（ 8086要求） 61 第五章：存儲(chǔ)器及其接口 —— 典型的半導(dǎo)體芯片舉例 （ 2）地址鎖存器的實(shí)現(xiàn)： 3片 74LS373對(duì)雙重總線上的 20位地址和 BHE*信號(hào)進(jìn)行鎖存。則可得各芯片地址范圍為： ? 1： 00000H～ 00FFFH中的偶地址區(qū) ? 2： 00000H～ 00FFFH中的奇地址區(qū) ? 3： 01000H～ 01FFFH中的偶地址區(qū)； ? 4： 01000H～ 01FFFH中的奇地址區(qū)； ? 5： 02022H～ 02FFFH中的偶地址區(qū)； ? 6： 02022H～ 02FFFH中的奇地址區(qū)； ? 7： 03000H～ 03FFFH中的偶地址區(qū)： ? 8： 03000H～ 03FFFH中的奇地址區(qū)； 66 第五章：存儲(chǔ)器及其接口 —— 典型的半導(dǎo)體芯片舉例 由 1片 74LS138（ 19） 實(shí)現(xiàn)。 a. SRAM、 DRAM、 EPROM和 ROM的區(qū)別。 2. 存儲(chǔ)器接口的基本技術(shù)。 3. 典型的半導(dǎo)體存儲(chǔ)器芯片，要求達(dá)到“了解”層次。