【正文】 B : OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 檢測(cè)結(jié)果輸出 END SCHK。 ARCHITECTURE behav OF SCHK IS SIGNAL Q : INTEGER RANGE 0 TO 8 。 SIGNAL D : STD_LOGIC_VECTOR(7 DOWNTO 0)。 8位待檢測(cè)預(yù)置數(shù) BEGIN D = 11100101 。 8位待檢測(cè)預(yù)置數(shù) PROCESS( CLK, CLR ) BEGIN IF CLR = 39。139。 THEN Q = 0 。 ELSIF CLK39。EVENT AND CLK=39。139。 THEN 時(shí)鐘到來時(shí) ， 判斷并處理當(dāng)前輸入的位 CASE Q IS X康芯科技 WHEN 0= IF DIN = D(7) THEN Q = 1 。 ELSE Q = 0 。 END IF 。 WHEN 1= IF DIN = D(6) THEN Q = 2 。 ELSE Q = 0 。 END IF 。 WHEN 2= IF DIN = D(5) THEN Q = 3 。 ELSE Q = 0 。 END IF 。 WHEN 3= IF DIN = D(4) THEN Q = 4 。 ELSE Q = 0 。 END IF 。 WHEN 4= IF DIN = D(3) THEN Q = 5 。 ELSE Q = 0 。 END IF 。 WHEN 5= IF DIN = D(2) THEN Q = 6 。 ELSE Q = 0 。 END IF 。 WHEN 6= IF DIN = D(1) THEN Q = 7 。 ELSE Q = 0 。 END IF 。 WHEN 7= IF DIN = D(0) THEN Q = 8 。 ELSE Q = 0 。 END IF 。 WHEN OTHERS = Q = 0 。 END CASE 。 END IF 。 END PROCESS 。 PROCESS( Q ) 檢測(cè)結(jié)果判斷輸出 BEGIN IF Q = 8 THEN AB = 1010 。 序列數(shù)檢測(cè)正確，輸出 “ A” ELSE AB = 1011 。 序列數(shù)檢測(cè)錯(cuò)誤，輸出 “ B” END IF 。 END PROCESS 。 END behav 。 X康芯科技 要求 1： 說明例 716的代碼表達(dá)的是什么類型的狀態(tài)機(jī) ， 它的優(yōu)點(diǎn)是什么 ？ 詳述其功能和對(duì)序列數(shù)檢測(cè)的邏輯過程 。 要求 2： 根據(jù)例 716寫出由兩個(gè)主控進(jìn)程構(gòu)成的相同功能的符號(hào)化 Moore型有限狀態(tài)機(jī) ， 畫出狀態(tài)圖 ， 并給出其仿真測(cè)試波形 。 要求 3：將 8位待檢測(cè)預(yù)置數(shù)作為外部輸入信號(hào) ， 即可以隨時(shí)改變序列檢測(cè)器中的比較數(shù)據(jù) 。 寫出此程序的符號(hào)化單進(jìn)程有限狀態(tài)機(jī) 。 提示： 對(duì)于 D = “11100101”， 電路需分別不間斷記憶：初始狀態(tài) 、 1 111 、 1110 、 11100、 11100 1110011100101 共 9種狀態(tài) 。 習(xí) 題 X康芯科技 74 根據(jù)圖 733(a)所示的狀態(tài)圖 ， 分別按照?qǐng)D 733(b)和圖 733(c)寫出對(duì)應(yīng)結(jié)構(gòu)的 VHDL狀態(tài)機(jī) 。 圖 733 習(xí)題 74狀態(tài)圖 X康芯科技 習(xí) 題 75 在不改變?cè)a功能的條件下用兩種方法改寫例 72， 使其輸出的控制信號(hào) (ALE、 START、 OE、 LOCK)沒有毛刺 。 方法 1： 將輸出信號(hào)鎖存后輸出； 方法 2： 使用狀態(tài)碼直接輸出型狀態(tài)機(jī) ， 并比較這三種狀態(tài)機(jī)的特點(diǎn) 。 X康芯科技 實(shí) 驗(yàn) 與 設(shè) 計(jì) 71 用狀態(tài)機(jī)實(shí)現(xiàn)序列檢測(cè)器的電路設(shè)計(jì) (1) 實(shí)驗(yàn)?zāi)康模?用狀態(tài)機(jī)實(shí)現(xiàn)序列檢測(cè)器的設(shè)計(jì) ， 并對(duì)其進(jìn)行仿真和硬件測(cè)試 。 (2) 實(shí)驗(yàn)原理： 序列檢測(cè)器的工作原理已在習(xí)題 73中作了說明 。 (3) 實(shí)驗(yàn)內(nèi)容 1： 仔細(xì)完成習(xí)題 73的全部?jī)?nèi)容 ， 利用 MAX+plusII對(duì)例 716進(jìn)行文本編輯輸入 、 仿真測(cè)試并給出仿真波形 ， 了解控制信號(hào)的時(shí)序 ，最后進(jìn)行引腳鎖定并完成硬件測(cè)試實(shí)驗(yàn) 。 X康芯科技 實(shí) 驗(yàn) 與 設(shè) 計(jì) 建議選擇電路模式 ， 用鍵 7(PIO11)控制復(fù)位信號(hào) CLR； 鍵6(PIO9)控制狀態(tài)機(jī)工作時(shí)鐘 CLK； 待檢測(cè)串行序列數(shù)輸入 DIN接PIO10(左移 ， 最高位在前 )；指示輸出 AB接 PIO39～ PIO36(顯示于數(shù)碼管6)。 下載后： ① 按實(shí)驗(yàn)板 “ 系統(tǒng)復(fù)位 ” 鍵； ② 用鍵 2和鍵 1輸入 2位十六進(jìn)制待測(cè)序列數(shù) “ 11100101” ； ③ 按鍵 7復(fù)位 (平時(shí)數(shù)碼 6指示顯 “ B”)； ④ 按鍵 6(CLK) 8次 ， 這時(shí)若串行輸入的 8位二進(jìn)制序列碼 (顯示于數(shù)碼2/1和發(fā)光管 D8～ D0)與預(yù)置碼 “ 11100101” 相同 ， 則數(shù)碼 6應(yīng)從原來的 B變成 A ， 表示序列檢測(cè)正確 ， 否則仍為 B。 X康芯科技 實(shí) 驗(yàn) 與 設(shè) 計(jì) (4) 實(shí)驗(yàn)內(nèi)容 2： 根據(jù)習(xí)題 73中的習(xí)題要求 3提出的設(shè)計(jì)方案 ， 重復(fù)以上實(shí)驗(yàn)內(nèi)容 (將 8位待檢測(cè)預(yù)置數(shù)由鍵 4/鍵 3作為外部輸入 ， 從而可隨時(shí)改變檢測(cè)密碼 )。 (5) 實(shí)驗(yàn)思考題： 如果待檢測(cè)預(yù)置數(shù)必須以右移方式進(jìn)入序列檢測(cè)器 ，寫出該檢測(cè)器的 VHDL代碼 (兩進(jìn)程符號(hào)化有限狀態(tài)機(jī) )， 并提出測(cè)試該序列檢測(cè)器的實(shí)驗(yàn)方案 。 (6) 實(shí)驗(yàn)報(bào)告： 根據(jù)以上的實(shí)驗(yàn)內(nèi)容寫出實(shí)驗(yàn)報(bào)告 ， 包括設(shè)計(jì)原理 、程序設(shè)計(jì) 、 程序分析 、 仿真分析 、 硬件測(cè)試和詳細(xì)實(shí)驗(yàn)過程 。 X康芯科技 實(shí) 驗(yàn) 與 設(shè) 計(jì) 72 用狀態(tài)機(jī)對(duì) ADC0809的采樣控制電路實(shí)現(xiàn) (1) 實(shí)驗(yàn)?zāi)康模?學(xué)習(xí)用狀態(tài)機(jī)對(duì) A/D轉(zhuǎn)換器 ADC0809的采樣控制電路的實(shí)現(xiàn) 。 (2) 實(shí)驗(yàn)原理： ADC0809的采樣控制原理已在 。 ADC0809是 CMOS的 8位 A/D轉(zhuǎn)換器 ， 片內(nèi)有 8路模擬開關(guān) ， 可控制 8個(gè)模擬量中的一個(gè)進(jìn)入轉(zhuǎn)換器中 。 轉(zhuǎn)換時(shí)間約 100μ s， 含鎖存控制的 8路多路開關(guān) ，輸出有三態(tài)緩沖器控制 ， 單 5V電源供電 。 主要控制信號(hào)說明：如圖 73所示 ， START是轉(zhuǎn)換啟動(dòng)信號(hào) ， 高電平有效；ALE是 3位通道選擇地址 (ADDC、 ADDB、 ADDA)信號(hào)的鎖存信號(hào) 。 當(dāng)模擬量送至某一輸入端 (如 IN1或 IN2等 )， 由 3位地址信號(hào)選擇 ， 而地址信號(hào)由 ALE鎖存； EOC是轉(zhuǎn)換情況狀態(tài)信號(hào) ， 當(dāng)啟動(dòng)轉(zhuǎn)換約 100μ s 后 ， EOC產(chǎn)生一個(gè)負(fù)脈沖 ， 以示轉(zhuǎn)換結(jié)束；在 EOC的上升沿后 ， 若使輸出使能信號(hào) OE為高電平 ，則控制打開三態(tài)緩沖器 ， 把轉(zhuǎn)換好的 8位數(shù)據(jù)結(jié)果輸至數(shù)據(jù)總線 ， 至此ADC0809的一次轉(zhuǎn)換結(jié)束 。 X康芯科技 實(shí) 驗(yàn) 與 設(shè) 計(jì) 72 用狀態(tài)機(jī)對(duì) ADC0809的采樣控制電路實(shí)現(xiàn) (3) 實(shí)驗(yàn)內(nèi)容： 利用 MAX+plusII對(duì)例 72進(jìn)行文本編輯輸入和仿真測(cè)試；給出仿真波形 。 最后進(jìn)行引腳鎖定并進(jìn)行測(cè)試 ， 硬件驗(yàn)證例 72電路對(duì)ADC0809的控制功能 。 測(cè)試步驟： 建議選擇電路模式 （ 參考附錄 2的圖 F17） ， 由對(duì)應(yīng)的電路圖可見 ， ADC0809的轉(zhuǎn)換時(shí)鐘 CLK已經(jīng)事先接有 750kHz的頻率 ， 引腳鎖定為： START接 PIO34， OE（ ENABLE） 接 PIO35， EOC接 PIO8， ALE接 PIO33，狀態(tài)機(jī)時(shí)鐘 CLK接 clock0， ADDA接 PIO32(ADDB和 ADDC都接 GND)， ADC0809的 8位輸出數(shù)據(jù)線接 PIO23～ PIO16， 鎖存輸出 Q顯示于數(shù)碼 8/數(shù)碼7(PIO47～ PIO40)。 X康芯科技 實(shí) 驗(yàn) 與 設(shè) 計(jì) 實(shí)驗(yàn)操作： 將 GW48 EDA系統(tǒng)左下角的撥碼開關(guān)的 7向下?lián)?， 其余向上 。 即使 0809工作使能 ， 及使 FPGA能接受來自 0809轉(zhuǎn)換結(jié)束的信號(hào) （ 對(duì)于GW48CK系統(tǒng) ， 左下角選擇插針處的 “ 轉(zhuǎn)換結(jié)束 ” 和 “ A/D使能 ” 用二短路帽短接 ） 。 下載 ADC0809中的 FPGA中； clock0的短路帽接可選 12Hz、 6MHz、 65536Hz等頻率；按動(dòng)一次右側(cè)的復(fù)位鍵；用螺絲刀旋轉(zhuǎn) GW48系統(tǒng)左下角的精密電位器 ， 以便為 ADC0809提供變化的待測(cè)模擬信號(hào) （ 注意 ， 這時(shí)必須在例 2中賦值： ADDA = 39。139。， 這樣就能通過實(shí)驗(yàn)系統(tǒng)左下的 AIN1輸入端與電位器相接 ， 并將信號(hào)輸入 0809的 IN1端 ） 。這時(shí)數(shù)碼管 8和 7將顯示 ADC0809采樣的數(shù)字值 （ 16進(jìn)制 ） ， 數(shù)據(jù)來自 FPGA的輸出 。 數(shù)碼管 2和 1也將顯示同樣數(shù)據(jù) ， 此數(shù)據(jù)直接來自 0809的數(shù)據(jù)口 。實(shí)驗(yàn)結(jié)束后注意將撥碼開關(guān)撥向默認(rèn)：僅 “ 4” 向下 。 X康芯科技 實(shí) 驗(yàn) 與 設(shè) 計(jì) (4) 實(shí)驗(yàn)思考題： 在不改變?cè)a功能的條件下將例 72表達(dá)成用狀態(tài)碼直接輸出型的狀態(tài)機(jī) 。 (5) 實(shí)驗(yàn)報(bào)告： 根據(jù)以上的實(shí)驗(yàn)要求 、 實(shí)驗(yàn)內(nèi)容和實(shí)驗(yàn)思考題寫出實(shí)驗(yàn)報(bào)告 。 73 波形發(fā)生與掃頻信號(hào)發(fā)生器電路設(shè)計(jì) (1) 實(shí)驗(yàn)?zāi)康模?學(xué)習(xí)用 VHDL設(shè)計(jì)波形發(fā)生器和掃頻信號(hào)發(fā)生器 ， 掌握 FPGA對(duì) D/A的接口和控制技術(shù) ， 學(xué)會(huì) LPM_ROM在波形發(fā)生器設(shè)計(jì)中的實(shí)用方法 。(2) 實(shí)驗(yàn)原理： 參考 。 DAC0832的轉(zhuǎn)換速率是 1μ s， 其引腳功能簡(jiǎn)述如下： ILE(PIN 19)： 數(shù)據(jù)鎖存允許信號(hào) ， 高電平有效 ， 系統(tǒng)板上已直接連在＋ 5V上 。 WR WR2(PIN 18)： 寫信號(hào) 2， 低電平有效 。 X康芯科技 實(shí) 驗(yàn) 與 設(shè) 計(jì) l XFER(PIN 17)： 數(shù)據(jù)傳送控制信號(hào) ， 低電平有效 。 l VREF(PIN 8)： 基準(zhǔn)電壓 ， 可正可負(fù) ， － 10V～＋ 10V。 l RFB(PIN 9)： 反饋電阻端 。 l IOUT1/IOUT2(PIN 1 12)： 電流輸出端 。 D/A轉(zhuǎn)換量是以電流形式輸出的 ， 所以必須將電流信號(hào)變?yōu)殡妷盒盘?hào) 。 l AGND/DGND(PIN 10)： 模擬地與數(shù)字地 。 在高速情況下 ， 此二GND地的連接線必須盡可能短 ， 且系統(tǒng)的單點(diǎn)接地點(diǎn)須接在此連線的某一點(diǎn)上 。 (3) 實(shí)驗(yàn)內(nèi)容 1： 根據(jù)例 714， 713和數(shù)據(jù)例 712， 完成波形發(fā)生器設(shè)計(jì) ， 仿真測(cè)試及的硬件測(cè)試 。 X康芯科技 實(shí) 驗(yàn) 與 設(shè) 計(jì) 硬件實(shí)驗(yàn)中注意： 建議選擇電路模式 （ 參考附錄 2的圖 F17右側(cè) ） ， 由對(duì)應(yīng)的電路圖可見 ， DAC0832的 8位數(shù)據(jù)口 D[7..0]與分別與 FPGA的 PIO3 30..、 24相連 ，如果目標(biāo)器件是 EF1K30， 則對(duì)應(yīng)的引腳是： 7 70、 6 6 6 6 441；時(shí)鐘 CLK接系統(tǒng)的 clock0， 對(duì)于目標(biāo)器件是 EF1K30， clock0對(duì)應(yīng)的引腳是 126， 選擇的時(shí)鐘頻率不能太高 （ 轉(zhuǎn)換速率 1μ s， ） 。 還應(yīng)該注意 ，DAC0832電路須接有 +/－ 12V電壓： GW48系統(tǒng)的 +/12V電源開關(guān)在系統(tǒng)左側(cè)上方 。 然后下載 FPGA中；波形輸出在系統(tǒng)左下角 ， 將示波器的地與 GW48系統(tǒng)的地 （ GND） 相接 ， 信號(hào)端與 “ AOUT”信號(hào)輸出端相接 。 如果希望對(duì)輸出信號(hào)進(jìn)行濾波 ， 將 GW48系統(tǒng)左下角的撥碼開關(guān)的 “ 8” 向下?lián)?， 則波形濾波輸出 ， 向上撥則未濾波輸出 ， 這可從輸出的波形看出 。 X康芯科技 實(shí) 驗(yàn) 與 設(shè) 計(jì) (4) 實(shí)驗(yàn)內(nèi)容 2： 在例 714中的 LPM_ROM的地址線寬設(shè)為 10（ 1024個(gè)點(diǎn) ） ，仿照例 712， 設(shè)計(jì)正弦波一個(gè)周期含 8位 1024個(gè)點(diǎn)的 mif文件 。 重復(fù)實(shí)驗(yàn) 1的內(nèi)容 ， 并觀察輸出波形情況 。 (5) 實(shí)驗(yàn)內(nèi)容 3： 修改例 714， 增加一控制鍵 ， 可選擇單頻正弦波輸出或掃頻輸出 。 單頻輸出時(shí) ， 可通過 12位 2進(jìn)制預(yù)置數(shù)數(shù)控輸出的波形頻率；掃頻輸出時(shí) ， 由另一時(shí)鐘 CLOCK5決定掃頻速度 。 建議選擇電路模式 ， 鍵 8作單頻或掃頻輸出控制；單頻輸出頻率由鍵 1輸入的 12位二進(jìn)制數(shù)決定 ， 數(shù)越大 ， 輸出頻率越高 。 (6) 思考題： 如果 CLK的輸入頻率是 50MHz， ROM中一個(gè)周期的正弦波數(shù)據(jù)