【文章內(nèi)容簡(jiǎn)介】 CLK ,EOC : IN STD_LOGIC。 ALE, START, OE, ADDA : OUT STD_LOGIC。 c_state : OUT STD_LOGIC_VECTOR(4 DOWNTO 0)。 Q : OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 END AD0809。 ARCHITECTURE behav OF AD0809 IS SIGNAL current_state, next_state: STD_LOGIC_VECTOR(4 DOWNTO 0 )。 CONSTANT st0 : STD_LOGIC_VECTOR(4 DOWNTO 0) := 00000 。 CONSTANT st1 : STD_LOGIC_VECTOR(4 DOWNTO 0) := 11000 。 CONSTANT st2 : STD_LOGIC_VECTOR(4 DOWNTO 0) := 00001 。 CONSTANT st3 : STD_LOGIC_VECTOR(4 DOWNTO 0) := 00100 。 X康芯科技 CONSTANT st4 : STD_LOGIC_VECTOR(4 DOWNTO 0) := 00110 。 SIGNAL REGL : STD_LOGIC_VECTOR(7 DOWNTO 0)。 SIGNAL LOCK : STD_LOGIC。 BEGIN ADDA = 39。139。 Q = REGL。 START=current_state(4)。 ALE=current_state(3)。 OE=current_state(2)。 LOCK=current_state(1)。c_state =current_state。 COM: PROCESS(current_state,EOC) BEGIN 規(guī)定各狀態(tài)轉(zhuǎn)換方式 CASE current_state IS WHEN st0= next_state = st1。 0809初始化 WHEN st1= next_state = st2。 啟動(dòng)采樣 WHEN st2= IF (EOC=39。139。) THEN next_state = st3。 EOC=1表明轉(zhuǎn)換結(jié)束 ELSE next_state = st2。 轉(zhuǎn)換未結(jié)束，繼續(xù)等待 END IF 。 WHEN st3= next_state = st4。開(kāi)啟 OE,輸出轉(zhuǎn)換好的數(shù)據(jù) WHEN st4= next_state = st0。 X康芯科技 WHEN OTHERS = next_state = st0。 END CASE 。 END PROCESS COM 。 REG: PROCESS (CLK) BEGIN IF (CLK39。EVENT AND CLK=39。139。) THEN current_state=next_state。 END IF。 END PROCESS REG 。 由信號(hào) current_state將當(dāng)前狀態(tài)值帶出此進(jìn)程 :REG LATCH1: PROCESS (LOCK) 此進(jìn)程中，在 LOCK的上升沿，將轉(zhuǎn)換好的數(shù)據(jù)鎖入 BEGIN IF LOCK=39。139。 AND LOCK39。EVENT THEN REGL = D 。 END IF。 END PROCESS LATCH1 。 END behav。 X康芯科技 狀態(tài)位直接輸出型編碼 狀態(tài)編碼 圖 712 例 77狀態(tài)機(jī)工作時(shí)序圖 X康芯科技 狀態(tài)編碼 順序編碼 狀 態(tài) 順序編碼 一位熱碼編碼 STATE0 000 100000 STATE1 001 010000 STATE2 010 001000 STATE3 011 000100 STATE4 100 000010 STATE5 101 000001 表 72 編碼方式 X康芯科技 順序編碼 狀態(tài)編碼 【 例 78】 ... SIGNAL CRURRENT_STATE,NEXT_STATE: STD_LOGIC_VECTOR(2 DOWNTO 0 )。 CONSTANT ST0 : STD_LOGIC_VECTOR(2 DOWNTO 0) := 000 。 CONSTANT ST1 : STD_LOGIC_VECTOR(2 DOWNTO 0) := 001 。 CONSTANT ST2 : STD_LOGIC_VECTOR(2 DOWNTO 0) := 010 。 CONSTANT ST3 : STD_LOGIC_VECTOR(2 DOWNTO 0) := 011 。 CONSTANT ST4 : STD_LOGIC_VECTOR(2 DOWNTO 0) := 100 。 ... X康芯科技 一位熱碼編碼 (Onehot encoding) 狀態(tài)編碼 圖 713 一位熱碼編碼方式選擇對(duì)話框 X康芯科技 狀態(tài)機(jī)剩余狀態(tài)處理 表 73 剩余狀態(tài) 狀 態(tài) 順序編碼 st0 000 st1 001 st2 010 st3 011 st4 100 st_ilg1 101 st_ilg2 110 st_ilg3 111 WHEN st_ilg1 = next_state = st0。 WHEN st_ilg2 = next_state = st0。 X康芯科技 狀態(tài)機(jī)剩余狀態(tài)處理 【 例 79】 ... TYPE states IS (st0, st1, st2, st3， st4， st_ilg1， st_ilg2 ， st_ilg3)。 SIGNAL current_state, next_state: states。 ... COM： PROCESS(current_state, state_Inputs) 組合邏輯進(jìn)程 BEGIN CASE current_state IS 確定當(dāng)前狀態(tài)的狀態(tài)值 ... WHEN OTHERS = next_state = st0。 END case。 X康芯科技 狀態(tài)機(jī)剩余狀態(tài)處理 【 例 710】 ... alarm = (st0 AND (st1 OR st2 OR st3 OR st4 OR st5)) OR (st1 AND (st0 OR st2 OR st3 OR st4 OR st5)) OR (st2 AND (st0 OR st1 OR st3 OR st4 OR st5)) OR (st3 AND (st0 OR st1 OR st2 OR st4 OR st5)) OR (st4 AND (st0 OR st1 OR st2 OR st3 OR st5)) OR (st5 AND (st0 OR st1 OR st2 OR st3 OR st4)) 。 X康芯科技 AD采樣系統(tǒng)頂層電路設(shè)計(jì) LPM模塊的 VHDL文本方式調(diào)用 圖 714 ADC0809采樣電路系統(tǒng) X康芯科技 編輯定制 LPM_RAM模塊 LPM模塊的 VHDL文本方式調(diào)用 圖 715 生成或修改一個(gè)定制的 LPM模塊 X康芯科技 編輯定制 LPM_RAM模塊 圖 716 用 VHDL定制 LPM_RAM， 文件名： X康芯科技 編輯定制 LPM_RAM模塊 LPM模塊的 VHDL文本方式調(diào)用 圖 717 選擇 FIFO數(shù)據(jù)位寬為 8，深度為 512 X康芯科技 LPM模塊的 VHDL文本方式調(diào)用 編輯定制 LPM_RAM模塊 圖 718 RAM2配置文件與結(jié)構(gòu)設(shè)置 X康芯科技 LPM模塊的 VHDL文本方式調(diào)用 編輯定制 LPM_RAM模塊 圖 719 選擇在讀請(qǐng)求信號(hào)有效后數(shù)據(jù)輸出 X康芯科技 雙口 RAM定制 LPM模塊的 VHDL文本方式調(diào)用 圖 721 雙口 RAM的仿真波形 圖 720 雙口 RAM X康芯科技 雙口 RAM定制 【 例 711】 LIBRARY ieee。 USE 。 ENTITY RAM1 IS PORT(address : IN STD_LOGIC_VECTOR (8 DOWNTO 0)。 9位地址輸入 inclock : IN STD_LOGIC 。 數(shù)據(jù)寫(xiě)入時(shí)鐘 we : IN STD_LOGIC 。 寫(xiě)允許信號(hào) data : IN STD_LOGIC_VECTOR (7 DOWNTO 0)。 8位寫(xiě)入數(shù)據(jù) q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0))。 8位 RAM數(shù)據(jù)輸出 END RAM1。 ARCHITECTURE SYN OF RAM1 IS SIGNAL sub_wire0 : STD_LOGIC_VECTOR (7 DOWNTO 0)。 COMPONENT lpm_ram_dq LPM元件 GENERIC (lpm_width : NATURAL。 類(lèi)屬 RAM數(shù)據(jù)寬度 自然數(shù)數(shù)據(jù)類(lèi)型 X康芯科技 接上頁(yè) lpm_widthad : NATURAL。 類(lèi)屬 RAM地址線位寬 自然數(shù)數(shù)據(jù)類(lèi)型 lpm_indata,lpm_address_control,lpm_outdata,lpm_hint : STRING)。 PORT (address : IN STD_LOGIC_VECTOR (8 DOWNTO 0)。 we,inclock : IN STD_LOGIC 。 q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0)。 data : IN STD_LOGIC_VECTOR (7 DOWNTO 0) )。 END COMPONENT。 BEGIN q = sub_wire0(7 DOWNTO 0)。 lpm_ram_dq_ponent : lpm_ram_dq GENERIC MAP 類(lèi)屬映射語(yǔ)句 (LPM_WIDTH = 8, 8位數(shù)據(jù)寬度 自然數(shù)數(shù)據(jù)類(lèi)型 LPM_WIDTHAD = 9, 9位地址線寬度 自然數(shù)數(shù)據(jù)類(lèi)型 LPM_INDATA = REGISTERED,寄存器鎖存方式寫(xiě)入數(shù)據(jù)，字符串?dāng)?shù)據(jù)類(lèi)型 LPM_ADDRESS_CONTROL = REGISTERED,寄存器鎖存方式寫(xiě)入地址，字符串?dāng)?shù)據(jù)類(lèi)型 X康芯科技 接上頁(yè) LPM_OUTDATA = UNREGISTERED,非寄存器鎖存方式輸出數(shù)據(jù) LPM_HINT = USE_EAB=ON ) –允許使用 FPGA中的 EAB PORT MAP (address = address,inclock = inclock, data = data, we = we,q = sub_wire0)。 END SYN。 X康芯科技 正弦信號(hào)發(fā)生器設(shè)計(jì)與 LPM ROM定制 LPM模塊的 VHDL文本方式調(diào)用 圖 722 波形發(fā)生器電路系統(tǒng)結(jié)構(gòu)圖 1. 正弦信號(hào)發(fā)生器結(jié)構(gòu) X康芯科技 2. 正弦信號(hào)波形數(shù)據(jù)文件建立 【 例 712】 LPM_ROM中作為正弦波形數(shù)據(jù)文件