基于fpga的采樣狀態(tài)機(jī)的設(shè)計(jì)與仿真本科畢業(yè)論文-資料下載頁
2025-08-19 19:21本頁面
【導(dǎo)讀】大規(guī)模系統(tǒng)與電路的出現(xiàn)，傳統(tǒng)的手工設(shè)計(jì)狀態(tài)機(jī)已經(jīng)不可能，而基于。FPGA的VHDL語言描述狀態(tài)機(jī)是大勢(shì)所趨。能夠充分利用A/D采樣的速度快的高性能，有效提高工作效率與精度。
【正文】 if。 end process cam。 cbm:process(clock0) begin if (clock039。event and clock0=39。139。)then regl=d。 q=regl。 在 clock0 上升沿鎖入數(shù)據(jù) end if。 end process cbm。 cmc: process(xian_clkd) begin if xian_clkd39。event and xian_clkd=39。139。 then t3=t3+1。 end if。 end if。 end process cmc。 結(jié)束顯示分頻進(jìn)程 cmd: process(t3) 七段譯碼器管動(dòng)態(tài)顯示 驅(qū)動(dòng) begin if rst=39。139。 then scan=00000000。 南京林業(yè)大學(xué) 學(xué)士學(xué)位 論文 25 else case t3(2 downto 0) is when 000=scan=00000001。 掃描至數(shù)碼管一 case(q(7)) is when 39。039。= shuma=11000000。 端口一為低電平 when 39。139。= shuma=11111001。 端口一為高電平 when others=null。 end case。 when 010=scan=00000100。 掃描至數(shù)碼管二 case(q(5)) is when 39。039。= shuma=11000000。 端口二為低電平 when 39。139。= shuma=11111001。 端口二為高電平 when others=null。 end case。 when 001=scan=00000010。 掃描至數(shù)碼管三 case(q(6)) is when 39。039。= shuma=11000000。 端口三為低電平 when 39。139。= shuma=11111001。 端口三為高電平 when others=null。 end case。 when 011=scan=00001000。 掃描至數(shù)碼 管四 case(q(4)) is when 39。039。= shuma=11000000。 端口四為低電平 when 39。139。= shuma=11111001。 端口四為高電平 when others=null。 end case。 南京林業(yè)大學(xué) 學(xué)士學(xué)位 論文 26 when 100=scan=00010000。 掃描至數(shù)碼管五 case(q(3)) is when 39。039。= shuma=11000000。 端口五為低電平 when 39。139。= shuma=11111001。 端口五為高電平 when others=null。 end case。 when 101=scan=00100000。 掃描至數(shù)碼管六 case(q(2)) is when 39。039。= shuma=11000000。 端口六為低電平 when 39。139。= shuma=11111001。 端口六為高電平 when others=null。 end case。 when 110=scan=01000000。 掃描至數(shù)碼管七 case(q(1)) is when 39。039。= shuma=11000000。 端口七為低電平 when 39。139。= shuma=11111001。 端口七為高電平 when others=null。 end case。 when 111=scan=10000000。 掃描至數(shù)碼管八 case(q(0)) is when 39。039。= shuma=11000000。 端口八為低電平 when 39。139。= shuma=11111001。 端口八為高電平 when others=null。 end case。 end case。 end if。 南京林業(yè)大學(xué) 學(xué)士學(xué)位 論文 27 end process。 將七個(gè)輸出端口數(shù)據(jù)在七段數(shù)碼管動(dòng)態(tài)顯示 end a； 結(jié)束整個(gè)進(jìn)程 仿真及原理圖 圖 15 程序的 RTL viewer 圖 16 仿真時(shí)序圖 南京林業(yè)大學(xué) 學(xué)士學(xué)位 論文 28 本章小結(jié) 本章完成了 AD 0809 采樣的狀態(tài)機(jī)的設(shè)計(jì)。首先介紹了 0809 的結(jié)構(gòu)及 引腳與工作方式，然后說明了怎樣用 VHDL 語言描述狀態(tài)機(jī)。并對(duì)本次設(shè)計(jì)所 用的三個(gè)模塊做了介紹：其中，采樣模塊是其中的重點(diǎn)，故重點(diǎn)分析說明，而分頻模塊與顯示模塊只是做了簡(jiǎn)要介紹。最后貼出程序并對(duì)設(shè)計(jì)做了仿真分析。 南京林業(yè)大學(xué) 學(xué)士學(xué)位 論文 29 總結(jié) 電子設(shè)計(jì)自動(dòng)化（ EDA） 的出現(xiàn)給電子設(shè)計(jì)帶來了巨大變革，特別是硬件描述語言的出現(xiàn)和發(fā)展，給電路設(shè)計(jì)帶來了很多方便，隨著 VHDL 描述語言的出現(xiàn)，使得電路系統(tǒng)速度更快，體積更小，重量更輕，功耗更少，穩(wěn)定性更高。 本次設(shè)計(jì)圍繞采樣狀態(tài)機(jī)的 VHDL 語言描述，熟悉了 EDA 技術(shù)， FPGA概念及流程，學(xué)會(huì)了 VHDL 語言規(guī)則之后，最后通過設(shè)計(jì)一個(gè) 了 0809 的采樣狀態(tài)機(jī)，并通過數(shù)碼管顯示八個(gè)端口的讀數(shù)，從而詳細(xì)的展示了 FPGA 設(shè)計(jì)的流程與特點(diǎn)。 通過這次畢業(yè)設(shè)計(jì)我體會(huì)到了 VHDL 語言設(shè)計(jì)的優(yōu)勢(shì)，不過存在一些不足。我只完成了程序與軟件仿真，由于時(shí)間來不及，沒有設(shè)計(jì)硬件板子與燒結(jié)程序。我相信只要肯繼續(xù)在 FPGA 這方面專研。定會(huì)達(dá)到這個(gè)目標(biāo)的。 南京林業(yè)大學(xué) 學(xué)士學(xué)位 論文 30 致謝 本次畢設(shè)所涉及的 EDA是我大學(xué)沒有學(xué)過的內(nèi)容，所以我必須從頭學(xué)起，在這過程中遇到過一些困難，但在學(xué)習(xí)過程得以克服，與得到的指導(dǎo)與幫助不無相關(guān)。在這里最先感謝我的指導(dǎo)老師黃石紅老師，他 悉數(shù)解決了我的困惑，并且在設(shè)計(jì)思路上都提供指點(diǎn)。黃老師始終都給予我細(xì)心地的指導(dǎo)和不懈的努力，在此謹(jǐn)向黃老師表達(dá)崇高的敬意。再者，感謝系里能提供給我明亮的實(shí)驗(yàn)室，能有一個(gè)安靜的地方用來學(xué)習(xí)，更重要的事還有方便的網(wǎng)絡(luò)用來下載資料。在此謹(jǐn)向系里老師及學(xué)校表達(dá)誠摯的謝意。例外，東南大學(xué)的研究生黃旻亮學(xué)長(zhǎng)也在程序方面給了我不少寶貴的建議，感謝他的熱心幫助 。 萬海洋 南京林業(yè)大學(xué) 學(xué)士學(xué)位 論文 31 參考文獻(xiàn) [1]. 潘松 . EDA技術(shù)實(shí)用教程 [M].北京： 科學(xué)出版社， 2020 [2]. 王毓銀 .數(shù)字電路邏輯設(shè)計(jì) [M].北京：高等教育出版社， 1999 [3]. 羅朝霞 .數(shù) 字電路 EDA技術(shù)入門與實(shí)踐 [M]北京：郵電出版社， 2020 [4]. Quartus ii 產(chǎn)品推廣中心產(chǎn)品介紹 [5]. 王振紅 .HDL數(shù)字電路設(shè)計(jì)與應(yīng)用實(shí)踐進(jìn)程 [M].北京 : 機(jī)械工業(yè)出版社 2020 [6]. 趙雅興 .FPGA原理 .設(shè)計(jì)與 應(yīng)用 [M].天津：天津大學(xué)出版社， 2020 [7]. 劉皖 .FPGA設(shè)計(jì)與應(yīng)用 [M].北京： 清華大學(xué)出版社， 2020 [8]. 劉志凱 .FPGA方法 [9]National semiconductor ADC0809 [10]. 王玉輝 .狀態(tài)機(jī)在 A/D采樣中控制與應(yīng)用 [D]. 2020 [11]. 邱鋒波 .賀占章 .基于 FPGA的并行數(shù)碼管顯示控制技術(shù) [D].2020
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1