fpga基于hdl的十進制計數(shù)器、顯示系統(tǒng)設計-資料下載頁
2024-11-08 16:35本頁面
【導讀】光二極管等進行顯示。整個系統(tǒng)主要設計的模塊是：十進制計數(shù)模塊和數(shù)碼管驅(qū)動模塊，由于實驗板的按鍵為實現(xiàn)硬件防抖，則需要將按鍵輸入的時鐘clk，先通過消抖模塊消抖后，再輸出至后續(xù)使用。SUM[3:0]----------計數(shù)值的個位。即，在CLK上升沿檢測到SUM=9時，SUM將被置0，開始新一輪。這是一個組合邏輯電路，可以考慮用always，或者assign語句設計。關在閉合時不會馬上穩(wěn)定地接通，在斷開時也不會一下子斷開。因而在閉合及斷開的瞬間均伴隨有一連串。的抖動，為了不產(chǎn)生這種現(xiàn)象而作的措施就是按鍵消抖。電平檢查模塊：檢測輸入的按鍵是否被按下或者釋放，并分別將H2L_Sig,L2H_Sig拉高，并隨后拉。低，給出按鍵的操作信息。的目標要求進行設計，各模塊在綜合后，采用畫波形的方式編輯測試激勵波形，對相關模塊進行功能仿真，
【正文】 end else begin SUM=SUM+1。 COUT=0。 end end else begin SUM=SUM。 COUT=COUT。 end end endmodule 如何用 always，或 assign實現(xiàn)數(shù)碼管的驅(qū)動設計？寫出相應代碼。 答： always程序見源程序 ， assign如下 module led(sum,q)。 input [3:0] sum。 output [6:0] q。 reg [6:0] q。 wire [6:0] t0,t1,t2,t3,t4,t5,t6,t7,t8,t9,t10,t11,t12,t13,t14,t15。 assign t0=739。b0000001。 assign t1=739。b1001111。 assign t2=739。b0010010。 assign t3=739。b0000110。 assign t4=739。b1001100。 assign t5=739。b0100100。 assign t6=739。b0100000。 assign t7=739。b0001111。 assign t8=739。b0000000。 assign t9=739。b0000100。 assign t10=739。b0001000。 assign t11=739。b1100000。 assign t12=739。b0110001。 assign t13=739。b1000010。 assign t14=739。b0110000。 assign t15=739。b0111000。 always @ (sum) begin case (sum) 439。b0000: q=t0。 439。b0001: q=t1。 439。b0010: q=t2。 439。b0011: q=t3。 439。b0100: q=t4。 439。b0101: q=t5。 439。b0110: q=t6。 439。b0111: q=t7。 439。b1000: q=t8。 439。b1001: q=t9。 439。b1010: q=t10。 439。b1011: q=t11。 439。b1100: q=t12。 439。b1101: q=t13。 439。b1110: q=t14。 439。b1111: q=t15。 endcase end endmodule 比較實驗一與實驗二的實驗過程，說明原理圖輸入法與 HDL輸入法的不同的應用環(huán)境。 答：實驗一中應用的是原理圖完成十進制計數(shù)器的數(shù)顯，工作量相對較大，需要繪制 9張原理圖，其中還不包括消抖模塊。所以，原理圖設計適合相對簡單的電路，門電路較少的電 路。而實驗二中應用 HDL語言描述要完成的功能，對于較復雜的電路設計起來相對簡單，所以 HDL設計適合比較復雜的電路。 五、 體會
環(huán)評公示相關推薦
鄂ICP備17016276號-1