【總結(jié)】桂林航天工業(yè)學(xué)院學(xué)生實(shí)驗(yàn)報(bào)告課程名稱EDA技術(shù)實(shí)驗(yàn)項(xiàng)目名稱0-9999計(jì)數(shù)器的設(shè)計(jì)開(kāi)課院(系)及實(shí)驗(yàn)室電子信息與自動(dòng)化學(xué)院實(shí)驗(yàn)日期年月日學(xué)生姓名甘志榮學(xué)號(hào)2021090110212專業(yè)班級(jí)自動(dòng)化2班指導(dǎo)教師龐前娟實(shí)驗(yàn)成績(jī)一、實(shí)驗(yàn)?zāi)康?、掌握VHDL語(yǔ)言的基本結(jié)
2025-06-03 04:26
【總結(jié)】I目錄1數(shù)字電子設(shè)計(jì)部分..........................................錯(cuò)誤!未定義書(shū)簽。六進(jìn)制同步加法計(jì)數(shù)器課程設(shè)計(jì)的目的設(shè)計(jì)的總體框圖設(shè)計(jì)過(guò)程設(shè)計(jì)的邏輯電路圖設(shè)計(jì)的電路原理圖實(shí)驗(yàn)儀器實(shí)驗(yàn)結(jié)論(分析實(shí)驗(yàn)中出現(xiàn)的故障及產(chǎn)生
2025-06-06 01:59
【總結(jié)】實(shí)訓(xùn)報(bào)告課程名稱:EDA設(shè)計(jì)學(xué)生姓名:學(xué)號(hào):
2025-06-06 14:24
【總結(jié)】武漢理工大學(xué)《Protel應(yīng)用實(shí)踐》課程設(shè)計(jì)說(shuō)明書(shū)課程設(shè)計(jì)任務(wù)書(shū)學(xué)生姓名:專業(yè)班級(jí):指導(dǎo)教師:工作單位:題目:Protel應(yīng)用實(shí)踐——
2025-01-19 06:49
【總結(jié)】FPGA實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)名稱:基于HDL十進(jìn)制計(jì)數(shù)、顯示系統(tǒng)設(shè)計(jì)姓名:胡曉敏(20205338)班級(jí):電子1002班指導(dǎo)老師:
2025-10-30 03:42
【總結(jié)】Cadence2-10進(jìn)制加減計(jì)數(shù)器設(shè)計(jì)報(bào)告一、實(shí)驗(yàn)?zāi)康模?、掌握2-10進(jìn)制加減CMOS計(jì)數(shù)器的邏輯設(shè)計(jì);2、了解和掌握使用Cadence進(jìn)行集成電路的設(shè)計(jì)過(guò)程。二、實(shí)驗(yàn)要求:用Cadence軟件設(shè)計(jì)一個(gè)模十加減可逆計(jì)數(shù)器,其設(shè)計(jì)要求如下:(1)D觸發(fā)器實(shí)現(xiàn),上降沿有效;(2)S控制加減計(jì)數(shù)器之間的切換,S=0,加計(jì)數(shù)器;S=1,減計(jì)數(shù)器;(3)RD=0時(shí),清零
2025-03-23 00:22
【總結(jié)】實(shí)訓(xùn)報(bào)告課程名稱:EDA設(shè)計(jì)學(xué)生姓名:學(xué)號(hào):專業(yè)班級(jí):計(jì)算機(jī)軟件
2025-01-16 04:53
【總結(jié)】數(shù)字心率計(jì)1目錄1.摘要………………………………………………………………12.方案原理介紹……………………………………………………2方案設(shè)計(jì)與論證………………………………………………23.總體方案介紹……………………………………………………34.單元電路的設(shè)計(jì)與選擇………………
2025-08-30 13:58
【總結(jié)】第五章計(jì)數(shù)器引入:電路中由兩個(gè)與非門構(gòu)成單脈沖發(fā)生器,計(jì)數(shù)器74LS161對(duì)其產(chǎn)生的脈沖進(jìn)行計(jì)數(shù),計(jì)數(shù)結(jié)果送入字符譯碼器并驅(qū)動(dòng)數(shù)碼管,使之顯示單脈沖發(fā)生器產(chǎn)生的脈沖個(gè)數(shù)。脈沖發(fā)生器計(jì)數(shù)器顯示nnQQ??1010101010CPQ1Q2Q00
2025-05-09 02:14
2025-06-19 16:02
【總結(jié)】通信102班,姓名青瓜基于FPGA的計(jì)數(shù)器設(shè)計(jì)EDA課程設(shè)計(jì)項(xiàng)目名稱基于FPGA的計(jì)數(shù)器的設(shè)計(jì) 專業(yè)班級(jí)通信102班學(xué)生姓名青瓜指導(dǎo)教師
2025-06-22 13:44
【總結(jié)】課程設(shè)計(jì)任務(wù)書(shū)學(xué)院信息科學(xué)與技術(shù)專業(yè)自動(dòng)化學(xué)生姓名王新國(guó)學(xué)號(hào)0903010127設(shè)計(jì)題目數(shù)字電子設(shè)計(jì)題目:三位二進(jìn)制同步加法計(jì)數(shù)器(無(wú)效態(tài)為010、011);序列信號(hào)發(fā)生器序列:101110.模擬電子設(shè)計(jì)題目:差分放大電路、反饋、電壓比較器。內(nèi)容及要求:1.?dāng)?shù)字電子部分⑴.利用觸發(fā)器和邏輯
2025-06-02 22:50
【總結(jié)】EDA課程設(shè)計(jì)項(xiàng)目名稱基于FPGA的計(jì)數(shù)器的設(shè)計(jì)專業(yè)班級(jí)通信102班學(xué)生姓名青瓜指導(dǎo)教師
2025-08-19 19:21
【總結(jié)】單片機(jī)定時(shí)計(jì)數(shù)器設(shè)計(jì)方案1設(shè)計(jì)方案設(shè)計(jì)要求用AT89S52單片機(jī),在1602LCD上顯示年月日、星期、時(shí)分秒設(shè)計(jì)數(shù)字鐘,內(nèi)有4組可設(shè)置的定時(shí)開(kāi)/關(guān),控制一路開(kāi)關(guān)量輸出。定時(shí)開(kāi)關(guān)的設(shè)置分為單次操作(2011年6月25日8:00開(kāi)2011年6月26日18:00關(guān)),周期操作(如周三8:00開(kāi),周四16:00關(guān))。數(shù)碼管顯示時(shí)間(單位秒)與設(shè)置值(單位分鐘),用發(fā)光二極管表示周期
2025-04-25 13:37
【總結(jié)】基于FPGA的計(jì)數(shù)器的程序設(shè)計(jì)方案FPGA簡(jiǎn)介FPGA(Field-ProgrmableGateArray),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。自1985年Xilinx公司
2025-05-06 00:19