【正文】 60。 使用星型拓撲Vcc引線時，還有必要采取適當?shù)碾娫慈ヱ?，而去耦電容存在一定的寄生電感。事實上，電容等效為一個串聯(lián)的RLC電路，電容在低頻段起主導作用，但在自激振蕩頻率(SRF)： 之后，電容的阻抗將呈現(xiàn)出電感性。由此可見，電容器只是在頻率接近或低于其SRF時才具有去耦作用，在這些頻點電容表現(xiàn)為低阻。圖2給出了不同容值下的典型S11參數(shù)，從這些曲線可以清楚地看到SRF，還可以看出電容越大，在較低頻率處所提供的去耦性能越好(所呈現(xiàn)的阻抗越低)。 圖2：不同頻率下的電容阻抗變化。 在Vcc星型拓撲的主節(jié)點處最好放置一個大容量的電容器。該電容具有較低的SRF，對于消除低頻噪聲、建立穩(wěn)定的直流電壓很有效。IC的每個電源引腳需要一個低容量的電容器(如10nF)，用來濾除可能耦合到電源線上的高頻噪聲。對于那些為噪聲敏感電路供電的電源引腳，可能需要外接兩個旁路電容。例如：用一個10pF電容與一個10nF電容并聯(lián)提供旁路，可以提供更寬頻率范圍的去耦，盡量消除噪聲對電源電壓的影響。每個電源引腳都需要認真檢驗，以確定需要多大的去耦電容以及實際電路在哪些頻點容易受到噪聲的干擾。 良好的電源去耦技術(shù)與嚴謹?shù)腜CB布局、Vcc引線(星型拓撲)相結(jié)合，能夠為任何RF系統(tǒng)設計奠定穩(wěn)固的基礎。盡管實際設計中還會存在降低系統(tǒng)性能指標的其它因素，但是，擁有一個“無噪聲”的電源是優(yōu)化系統(tǒng)性能的基本要素。接地和過孔設計 地層的布局和引線同樣是WLAN電路板設計的關(guān)鍵，它們會直接影響到電路板的寄生參數(shù)，存在降低系統(tǒng)性能的隱患。RF電路設計中沒有唯一的接地方案，設計中可以通過幾個途徑達到滿意的性能指標?？梢詫⒌仄矫婊蛞€分為模擬信號地和數(shù)字信號地，還可以隔離大電流或功耗較大的電路。根據(jù)以往WLAN評估板的設計經(jīng)驗，在四層板中使用單獨的接地層可以獲得較好的結(jié)果。憑借這些經(jīng)驗性的方法，用地層將RF部分與其它電路隔離開，可以避免信號間的交叉干擾。如上所述，電路板的第二層通常作為地平面，第一層用于放置元件和RF引線。 接地層確定后，將所有的信號地以最短的路徑連接到地層非常關(guān)鍵，通常用過孔將頂層的地線連接到地層，需要注意的是，過孔呈現(xiàn)為感性。圖3所示為過孔精確的電氣特性模型，其中Lvia為過孔電感，Cvia為過孔PCB焊盤的寄生電容。如果采用這里所討論的地線布局技術(shù)，可以忽略寄生電容。、。因此，一個接地過孔并不能夠為RF信號提供真正的接地，對于高品質(zhì)的電路板設計，應該在RF電路部分提供盡可能多的接地過孔，特別是對于通用的IC封裝中的裸露接地焊盤。不良的接地還會在接收前端或功率放大器部分產(chǎn)生有害的輻射，降低增益和噪聲系數(shù)指標。還需注意的是，接地焊盤的不良焊接會引發(fā)同樣的問題。除此之外，功率放大器的功耗也需要多個連接地層的過孔。圖3：過孔的電特性模型。 濾除其它級電路的噪聲、抑制本地產(chǎn)生的噪聲，從而消除級與級之間通過電源線的交叉干擾，這是Vcc去耦帶來的好處。如果去耦電容使用了同一接地過孔，由于過孔與地之間的電感效應，這些連接點的過孔將會承載來自兩個電源的全部RF干擾，不僅喪失了去耦電容的功能，而且還為系統(tǒng)中的級間噪聲耦合提供了另外一條通路。 在本文的后面部分將會看到，PLL的實現(xiàn)在系統(tǒng)設計中總是面臨巨大挑戰(zhàn)，要想獲得滿意的雜散特性必須有良好的地線布局。目前，IC設計中將所有的PLL和VCO都集成到了芯片內(nèi)部，大多數(shù)PLL都利用數(shù)字電流電荷泵輸出通過一個環(huán)路濾波器控制VCO。通常，需要用二階或三階的RC環(huán)路濾波器濾除電荷泵的數(shù)字脈沖電流，得到模擬控制電壓。靠近電荷泵輸出的兩個電容必須直接與電荷泵電路的地連接。這樣，可以隔離地回路的脈沖電流通路，盡量減小LO中相應的雜散頻率。第三個電容(對于三階濾波器)應該直接與VCO的地層連接，以避免控制電壓隨數(shù)字電流浮動。如果違背這些原則，將會導致相當大的雜散成分。 圖4所示為PCB布線的一個范例，在接地焊盤上有許多接地過孔，允許每個Vcc去耦電容有其獨立的接地過孔。方框內(nèi)的電路是PLL環(huán)路濾波器，第一個電容直接與GND_CP相連，第二個電容(與一個R串聯(lián))旋轉(zhuǎn)180度，返回到相同的GND_CP，第三個電容則與GND_VCO相連。這種接地方案可以獲得較高的系統(tǒng)性能。 圖4. 以MAX2827參考設計板為例的PLL濾波器元件布局。通過適當?shù)碾娫春徒拥匾种芇LL雜散信號 ，必須對線性指標和功耗進行平衡，并留出一定裕量，確保在維持足夠的發(fā)射功率的前提下符合IEEE和FCC規(guī)范。IEEE +15dBm，頻率偏差20MHz時為28dBr。頻帶內(nèi)相鄰信道的功率抑制比(ACPR)是器件線性特性的函數(shù)，這在一定前提下、對于特定的應用是正確的。在發(fā)送通道優(yōu)化ACPR特性的大量工作是靠憑借經(jīng)驗對Tx IC和PA的偏置進行調(diào)節(jié)，并對PA的輸入級、輸出級和中間級的匹配網(wǎng)絡進行調(diào)諧實現(xiàn)的。 然而，并非所有引發(fā)ACPR的問題都歸咎于器件的線性特性，一個很好的例證是：在經(jīng)過一系列的調(diào)節(jié)、對功率放大器和PA驅(qū)動器(對ACPR起主要作用的兩個因素)進行優(yōu)化后，WLAN發(fā)送器的鄰道特性還是無法達到預期的指標。這時，需要注意來自發(fā)送器鎖相環(huán)中本振(LO)的雜散信號同樣會使ACPR性能變差。LO的雜散信號會與被調(diào)制的基帶信號混頻，混頻后的成分將沿著預期的信號通道進行放大。這一混頻效應只有在PLL雜散成分高于一定門限時才會產(chǎn)生問題，低于一定門限時，ACPR將主要受PA非線性的制約。當Tx輸出功率和頻譜模板特性是“線性受限”時，我們需要對線性指標和輸出功率進行平衡；如果LO雜散特性成為制約ACPR性能的主要因素時，我們所面臨的將是“雜散受限”，需要在指定的POUT下將PA偏置在更高的工作點，減弱它對ACPR的影響,這將消耗更大的電流，限制設計的靈活性。 上述討論提出了另外一個問題，即如何有效地將PLL雜散成分限制在一定的范圍內(nèi)，使其不對發(fā)射頻譜產(chǎn)生影響。一旦發(fā)現(xiàn)了雜散成分，首先想到的方案就是將PLL環(huán)路濾波器的帶寬變窄，以便衰減雜散信號的幅度。這種方法在極少數(shù)的情況下是有效的，但它存在一些潛在問題。 圖5給出了一種假設的情況，假設設計中采用了一個具有20MHz相對頻率的N分頻合成器，如果環(huán)路濾波器是二階的，截止頻率為200kHz，滾降速率通常為40dB/decade，在20MHz頻點可以獲得80dB的衰減。如果參考雜散成分為40dBc(假設可以導致有害的調(diào)制分量的電平),產(chǎn)生雜散的機制可能超出環(huán)路濾波器的作用范圍(如果它是在濾波器之前產(chǎn)生的，其幅度可能非常大)。壓縮環(huán)路濾波器的帶寬將不會改善雜散特性，反而提高了PLL鎖相時間，對系統(tǒng)產(chǎn)生明顯的負面影響。圖5：采用環(huán)路濾波器的效果。 經(jīng)驗證明，抑制PLL雜散最有效的途徑應該是合理的接地、電源布局和去耦技術(shù)，本文討論的布線原則是減小PLL雜散分量的良好設計開端?？紤]到電荷泵中存在較大的電流變化，采用星型拓撲非常必要。如果沒有足夠的隔離，電流脈沖產(chǎn)生的噪聲會耦合到VCO的電源，對VCO頻率進行調(diào)制，通常稱為“VCO牽引”。通過電源線間的物理間隔和每個Vcc引腳的去耦電容、合理放置接地過孔、引入一個串聯(lián)的鐵氧體元件(作為最后一個手段)等措施可以提高隔離度。上述措施并不需要全部用在每個設計中，適當采用每種方式都會有效降低雜散幅度。 圖6提供了一個由于不合理的VCO電源去耦方案所產(chǎn)生的結(jié)果，電源紋波表明正是電荷泵的開關(guān)效應導致電源線上的強干擾。值得慶幸的是，這種強干擾可以通過增加旁路電容得到有效抑制。另外，如果電源布線不合理，例如VCO的電源引線恰好位于電荷泵電源的下面，可以在VCO電源上觀察到同樣的噪聲，所產(chǎn)生的雜散信號足以影響到ACPR特性，即使加強去耦，測試結(jié)果也不會得到改善。這種情況下，需要考察一下PCB布線，重新布置VCO的電源引線，將有效改善雜散特性，達到規(guī)范所要求的指標。圖6：不合理的VCC_VCO去耦測試結(jié)果。多層PCB設計經(jīng)驗一．概述 印制板（PCB－Printed Circuit Board）也叫印制電路板、印刷電路板。多層印制板，就是指兩層以上的印制板，它是由幾層絕緣基板上的連接導線和裝配焊接電子元件用的焊盤組成，既具有導通各層線路，又具有相互間絕緣的作用。隨著SMT（表面安裝技術(shù)）的不斷發(fā)展，以及新一代SMD（表面安裝器件）的不斷推出，如QFP、QFN、CSP、BGA（特別是MBGA），使電子產(chǎn)品更加智能化、小型化，因而推動了PCB工業(yè)技術(shù)的重大改革和進步。自1991年IBM公司首先成功開發(fā)出高密度多層板（SLC）以來，各國各大集團也相繼開發(fā)出各種各樣的高密度互連（HDI）微孔板。這些加工技術(shù)的迅猛發(fā)展，促使了PCB的設計已逐漸向多層、高密度布線的方向發(fā)展。多層印制板以其設計靈活、穩(wěn)定可靠的電氣性能和優(yōu)越的經(jīng)濟性能，現(xiàn)已廣泛應用于電子產(chǎn)品的生產(chǎn)制造中。 下面，作者以多年設計印制板的經(jīng)驗，著重印制板的電氣性能，結(jié)合工藝要求，從印制板穩(wěn)定性、可靠性方面，來談談多層制板設計的基本要領。二．印制板設計前的必要工作1. 認真校核原理圖：任何一塊印制板的設計，都離不開原理圖。原理圖的準確性，是印制板正確與否的前提依據(jù)。所以，在印制板設計之前，必須對原理圖的信號完整性進行認真、反復的校核，保證器件相互間的正確連接。 2. 器件選型：元器件的選型，對印制板的設計來說，是一個十分重要的環(huán)節(jié)。同等功能、參數(shù)的器件，封裝方式可能有不同。封裝不一樣，印制板上器件的焊孔（盤）就不一樣。所以，在著手印制板設計之前，一定要確定各個元器件的封裝形式。 多層板在器件選型方面，必須定位在表面安裝元器件（SMD）的選擇上，SMD以其小型化、高度集成化、高可靠性、安裝自動化的優(yōu)點而廣泛應用于各類電子產(chǎn)品上。同時，在器件選用上，不僅要注意器件的特性參數(shù)應符合電路的需求，也要注意器件的供應，避免器件停產(chǎn)問題；同時應意識到：目前很多國產(chǎn)器件，如片狀電阻、電容、連接器、電位器等的質(zhì)量已逐漸達到進口器件的水平，且有貨源充足、交貨期短、價格便宜等優(yōu)勢。所以，在電路許可的條件下，應盡量考慮采用國產(chǎn)器件。三．多層印制板設計的基本要求1．板外形、尺寸、層數(shù)的確定 任何一塊印制板，都存在著與其他結(jié)構(gòu)件配合裝配的問題，所以，印制板的外形與尺寸，必須以產(chǎn)品整機結(jié)構(gòu)為依據(jù)。但從生產(chǎn)工藝角度考慮，應盡量簡單，一般為長寬比不太懸殊的長方形，以利于裝配，提高生產(chǎn)效率，降低勞動成本。 層數(shù)方面，必須根據(jù)電路性能的要求、板尺寸及線路的密集程度而定。對多層印制板來說，以四層板、六層板的應用最為廣泛，以四層板為例，就是兩個導線層（元件面和焊接面）、一個電源層和一個地層，如下圖。 多層板的各層應保持對稱，而且最好是偶數(shù)銅層，即四、六、八層等。因為不對稱的層壓，板面容易產(chǎn)生翹曲，特別是對表面貼裝的多層板，更應該引起注意。2．元器件的位置及擺放方向 元器件的位置、擺放方向，首先應從電路原理方面考慮，迎合電路的走向。擺放的合理與否，將直接影響了該印制板的性能，特別是高頻模擬電路，對器件的位置及擺放要求，顯得更加嚴格。合理的放置元器件，在某種意義上，已經(jīng)預示了該印制板設計的成功。所以，在著手編排印制板的版面、決定整體布局的時候，應該對電路原理進行詳細的分析，先確定特殊元器件（如大規(guī)模IC、大功率管、信號源等）的位置，然后再安排其他元器件，盡量避免可能產(chǎn)生干擾的因素。 另一方面，應從印制板的整體結(jié)構(gòu)來考慮，避免元器件的排列疏密不均，雜亂無章。這不僅影響了印制板的美觀，同時也會給裝配和維修工作帶來很多不便。3．導線布層、布線區(qū)的要求 一般情況下，多層印制板布線是按電路功能進行，在外層布線時，要求在焊接面多布線，元器件面少布線，有利于印制板的維修和排故。細、密導線和易受干擾的信號線，通常是安排在內(nèi)層。大面積的銅箔應比較均勻分布在內(nèi)、外層，這將有助于減少板的翹曲度，也使電鍍時在表面獲得較均勻的鍍層。為防止外形加工傷及印制導線和機械加工時造成層間短路，內(nèi)外層布線區(qū)的導電圖形離板緣的距離應大于50mil，如下圖：4．導線走向及線寬的要求 多層板走線要把電源層、地層和信號層分開，減少電源、地、信號之間的干擾。相鄰兩層印制板的線條應盡量相互垂直或走斜線、曲線，不能走平行線，以減少基板的層間耦合和干擾。且導線應盡量走短線，特別是對小信號電路來講，線越短，電阻越小，干擾越小。同一層上的信號線，改變方向時應避免銳角拐彎。導線的寬窄，應根據(jù)該電路對電流及阻抗的要求來確定，電源輸入線應大些，信號線可相對小一些。對一般數(shù)字板來說，電源輸入線線寬可采用50～80mil，信號線線寬可采用6～10mil。印制板導線與允許通過的電流與電阻的關(guān)系如表一：表一 印制板導線與允許通過的電流和電阻的關(guān)系導線寬度（mm）允許電流（A）導線電阻（Ω/m）布線時還應注意線條的寬度要盡量一致，避免導線突然變粗及突然變細，有利于阻抗的匹配。5．鉆孔大小與焊盤的要求 多層板上的元器件鉆孔大小與所選用的元器件引腳尺寸有關(guān)，鉆孔過小，會影響器件的裝插及上錫；鉆孔過大，焊接時焊點不夠飽滿。一般來說，元件孔孔徑及焊盤大小的計算方法為： 元件孔的孔徑＝元件引腳直徑（或?qū)蔷€）+（10～30mil） 元件焊盤直徑≥元件孔直徑＋18mil 至于過孔孔徑,主要由成品板的厚度決定,對于高密度多層板，一般應控制在板厚∶孔徑≤5∶1的范圍內(nèi)。過孔焊盤的計算方法為: 過孔焊盤(VIA PAD)直徑≥過孔直徑＋12mil。6．電源層、地層分區(qū)及花孔的要求： 對于多層印制板來說，起碼有一個電源層和一個地層。由于印制板上所有的電壓都接在同一個電源層上，所以必須對電源層進行分區(qū)隔離，分區(qū)線的大小一般采用20～80mil的線寬為宜，電壓超高，分區(qū)線越粗。如下圖： 焊孔與電源層、地層連接處，為增加其可靠性，減少焊接過程中大面積金屬吸熱而產(chǎn)生虛焊，一般連接盤應設計成花孔形狀，如下圖： 與電源層、地層非連