【正文】 ash_1Hz amp。 flash_1Hz)。 green = light(1 downto 0)。end BEHAVIOR。在源程序中，利用類別的定義格式Type tpye_name is type_mark，將所有紅綠燈交通信號(hào)系統(tǒng)發(fā)生的狀況利用類別（type）的定義格式一一列舉出來(lái)（程序中共定義了8種情況），信號(hào)線state的設(shè)置的目的是將sreg0_type定義的8種狀況轉(zhuǎn)換成位的方式表示。程序包含兩個(gè)進(jìn)程debounce、fsm。進(jìn)程debounce是抖動(dòng)消除電路，其重點(diǎn)在于st_transfer何時(shí)為1。當(dāng)外部按下st_butt鍵時(shí)（即st_butt=0），內(nèi)部的計(jì)數(shù)器rebn_ff開始計(jì)數(shù)（3f～02），在rebn_ff尚未數(shù)到02時(shí)，st_butt鍵被松開，那么狀態(tài)將不會(huì)改變。因此，st_butt鍵按下至少需要維持ena_scan?（3f02）16=4ms?（61）=244ms，才能使st_transfer=1電路轉(zhuǎn)態(tài)。假如是由于電路效應(yīng)引起開關(guān)誤動(dòng)作，開關(guān)抖動(dòng)的速度是非常快的（約小于1ms），故電路不會(huì)有誤動(dòng)作的產(chǎn)生，也就達(dá)到了這個(gè)抖動(dòng)消除的目的。進(jìn)程fsm是紅綠燈狀態(tài)控制器和紅綠燈閃爍控制器。紅綠燈信號(hào)譯碼電路traffic_fsm仿真輸出波形如圖655和圖656所示，元件符號(hào)如圖657所示：圖655自動(dòng)操作模式（a_m=1）traffic_fsm仿真結(jié)果圖656手動(dòng)操作模式（a_m=0）traffic_fsm仿真結(jié)果圖657紅綠燈信號(hào)譯碼電路traffic_fsm元件符號(hào)紅綠燈交通燈控制器頂層電路分為四個(gè)模塊，它們是系統(tǒng)時(shí)序發(fā)生電路clk_gen，紅綠燈計(jì)數(shù)時(shí)間選擇模塊traffic_mux，定時(shí)控制電路count_down，紅綠燈信號(hào)譯碼電路traffic_CON，圖658所示的是頂層電路原理圖。本節(jié)所要做的工作就是將所有的子電路全部連接起來(lái)，進(jìn)行時(shí)序分析正確無(wú)誤后，再下載到FPGA，以便進(jìn)行硬件電路的測(cè)試工作。圖658紅綠燈交通燈控制器電路原理圖利用元件例化的方法，按圖658將4個(gè)子電路連接起來(lái)其頂層設(shè)計(jì)的VHDL程序如下：LIBRARY IEEE。 USE 。USE 。 USE 。ENTITY traffic_TOP IS port(RE:in std_logic。 CLK:in std_logic。 K1:in std_logic。a_m K2:in std_logic。 st_butt recount:out std_logic。 NEXT_S:out std_logic。 R:out std_logic_vector(1 downto 0)。 G:out std_logic_vector(1 downto 0)。 Y:out std_logic_vector(1 downto 0)。 S:out std_logic_vector(15 downto 0))。End traffic_TOP。ponent clk_gen port(reset: in std_logic。 clk:in std_logic。 ena_scan:out std_logic。 ena_1Hz:out std_logic。 flash_1Hz: out std_logic)。 end ponent。 ponent traffic_mux port(reset: in std_logic。 clk:in std_logic。 ena_scan:in std_logic。 recount:in std_logic。 sign_state: in std_logic_vector(1 downto 0)。 load: out std_logic_vector(7 downto 0))。 end ponent。 ponent count_down port(reset: in std_logic。 clk:in std_logic。 ena_1Hz:in std_logic。 recount:in std_logic。 load: in std_logic_vector(7 downto 0)。 seg7:out std_logic_vector(15 downto 0)。 next_state: out std_logic)。 end ponent。 ponent traffic_CON port(reset:in std_logic。 clk:in std_logic。 ena_scan:in std_logic。 ena_1Hz:in std_logic。 flash_1Hz:in std_logic。 a_m:in std_logic。 st_butt:in std_logic。 next_state: in std_logic。 sign_state: out std_logic_vector(1 downto 0)。 red: out std_logic_vector(1 downto 0)。 green: out std_logic_vector(1 downto 0)。 yellow: out std_logic_vector(1 downto 0))。 end ponent。architecture behave of traffic_TOP issignal ena_scan_1:std_logic。signal ena_1Hz_1:std_logic。signal flash_1Hz_1:std_logic。signal recount_1:std_logic。signal next_state_1:std_logic。signal sign_state_1:std_logic_vector(1 downto 0)。signal load:std_logic_vector(7 downto 0)。begin u1:clk_gen port map(RE,CLK,ena_scan_1,ena_1Hz_1,flash_1Hz_1)。 u2:traffic_mux port map(RE,cCLK,ena_scan_1,recount_1,sign_state_1,load)。 u3:count_down port map(RE,CLK,ena_1Hz_1,recount_1,load,S,next_state_1)。 u4:traffic_CON port map(RE,CLK,ena_scan_1,ena_1Hz_1,flash_1Hz_1,K1,K2,next_state_1,recount_1,sign_state_1,R,G,Y)。NEXT_S=next_state_1。 end behave。其編譯成功后的仿真輸出波形如圖65圖660所示： 圖659自動(dòng)操作模式（K1=1）頂層電路仿真結(jié)果圖660手動(dòng)操作模式（K1=0）頂層電路仿真結(jié)果紅綠燈交通燈控制器元件符號(hào)如圖661所示。圖661中，控制器輸入信號(hào)有：?CLK:由外接信號(hào)發(fā)生器提供1kHz的時(shí)名脈沖信號(hào)：?RE:系統(tǒng)內(nèi)部自復(fù)位信號(hào)：?K1:手動(dòng)、自動(dòng)切換鈕(1:自動(dòng)、0手動(dòng))：?K2:紅綠燈狀態(tài)切換鍵（每按一次就切換一個(gè)狀態(tài)）（使用在手動(dòng)模式下）：輸出信號(hào)有：?NEXT_S:當(dāng)計(jì)數(shù)器計(jì)時(shí)完畢時(shí)，產(chǎn)生一個(gè)脈沖信號(hào)，作為轉(zhuǎn)態(tài)觸發(fā)信號(hào)：?R[1..0]:負(fù)責(zé)顯示紅燈的亮滅?。ü?b,4種狀態(tài)）：?G[1..0]:負(fù)責(zé)顯示綠燈的亮滅?。ü?b,4種狀態(tài)）：?Y[1..0]:負(fù)責(zé)顯示黃燈的亮滅?。ü?b,4種狀態(tài)）：?S[15..8]:負(fù)責(zé)將十位的計(jì)數(shù)數(shù)值轉(zhuǎn)換成BCD碼，并利用七段顯示器顯示?S[7..0]: 負(fù)責(zé)將個(gè)位的計(jì)數(shù)數(shù)值轉(zhuǎn)換成BCD碼，并利用七段顯示器顯示圖661紅綠燈交通燈控制器元件符號(hào) 硬件測(cè)試 為了能對(duì)所設(shè)計(jì)的紅綠燈交通燈控制器電路進(jìn)行硬件測(cè)試，應(yīng)將其輸入輸出信號(hào)鎖定在開發(fā)系統(tǒng)的目標(biāo)芯片引腳上，并重新編譯，然后對(duì)目標(biāo)芯片進(jìn)行編程下載，完成紅綠燈交通燈控制器的最終開發(fā),其硬件測(cè)試示意圖如圖662。不失一般性，選擇目標(biāo)器件為EP1C6Q240C8芯片。圖662紅綠燈交通燈控制器硬件測(cè)試示意圖鎖定引腳時(shí)將CLK接至clock0（接受1kHz的時(shí)鐘頻率）；內(nèi)部自復(fù)位信號(hào)同鍵3（PIO8）相連；手動(dòng)、自動(dòng)切換鈕(1:自動(dòng)、0手動(dòng))接鍵4（PIO9）；:紅綠燈狀態(tài)切換鍵（每按一次就切換一個(gè)狀態(tài)）接鍵5（PIO13）； S[14..8]接數(shù)碼管8（PIO46～PIO40）顯示十位的到計(jì)時(shí)時(shí)間；S[6..0]接數(shù)碼管7（PIO38～PIO32）顯示個(gè)位的到計(jì)時(shí)時(shí)間；R1接發(fā)光二級(jí)管D8（PIO23）用于指示南北路口紅燈；G1接發(fā)光二級(jí)管D7（PIO22）用于指示南北路口綠燈；Y1接發(fā)光二級(jí)管D6（PIO21）用于指示南北路口黃燈；R0接發(fā)光二級(jí)管D5（PIO20）用于指示東西路口紅燈；G0接發(fā)光二級(jí)管D4（PIO19）用于指示東西路口綠燈；Y0接發(fā)光二級(jí)管D3（PIO18）用于指示東西路口紅燈；NEXT_S 接發(fā)光二級(jí)管D1（PIO16）用于轉(zhuǎn)態(tài)指示。引腳鎖定完成后，重新對(duì)該工程進(jìn)行編譯，綜合適配后將配置數(shù)據(jù)下載入GW48實(shí)驗(yàn)平臺(tái)的FPGA中（有關(guān)CLK等引腳在FPGA芯片EP1C6Q240C8引腳中的序號(hào)，請(qǐng)參見附錄的附表