【導(dǎo)讀】——示波器﹑信號源﹑毫伏表等的主要技術(shù)指標(biāo)﹑性能及正確使用方法。實(shí)驗(yàn)中要對各種儀器進(jìn)行綜合使用，可以按照信號流向，以連線簡捷，調(diào)節(jié)順手，觀察與讀數(shù)方便等原則，進(jìn)行合理布局。。接線時應(yīng)注意，為防止外界干擾，各儀器的公共接地端應(yīng)連接在一起，稱為共地。在本書實(shí)驗(yàn)附錄中已對常用的POS9020型雙蹤示波器的原理和使用方法作了較詳細(xì)的說明,現(xiàn)著重指出下列幾點(diǎn):. 2)“掃描速度”開關(guān)位置應(yīng)根據(jù)被觀察信號的周期來確定。3)Y軸靈敏度應(yīng)根據(jù)被測波形的幅度放在適當(dāng)?shù)臋n位。4)示波器顯示單個信號時,應(yīng)根據(jù)波形的輸入通道,選擇適當(dāng)?shù)娘@示通道。函數(shù)信號發(fā)生器作為信號源，它的輸出端不允許短路。交流毫伏表只能在其工作頻率范圍內(nèi)，用來測量正弦交流電壓的有效值。    將y軸靈敏度微調(diào)旋鈕置“校準(zhǔn)”位置，y軸靈敏度開關(guān)置于適當(dāng)位置，讀取校準(zhǔn)信號幅度，記入表。為了減小誤差，提高測量精度，應(yīng)選用內(nèi)阻較高的直流電壓表。

　　

【正文】 斷開工頻電源，取負(fù)載電阻RL=。1） 初測接通工頻電源，測量Ei值，測量濾波電路輸出電壓VI，集成穩(wěn)壓器輸出電壓Vo，它們的數(shù)值應(yīng)與理論值大致相符，否則說明電路出現(xiàn)了故障。設(shè)法找出故障并加以排除。電路經(jīng)初測進(jìn)入正常工作狀態(tài)后，才能進(jìn)行各項(xiàng)指標(biāo)的測試。2） 各項(xiàng)性能指標(biāo)測試 ①輸出電壓Vo和最大輸出電流Iomax在輸出端接負(fù)載電阻RL=，由于7809輸出電壓Vo=9v，因此流過RL的電流為Iomax=9v/100=90mA。這時Vo應(yīng)基本保持不變，若變化較大則說明集成塊性能不良。②穩(wěn)壓系數(shù)S的測量 RL=，（模擬電網(wǎng)電壓波動），分別測出相應(yīng)的穩(wěn)壓器輸入電壓VI及輸出直流電壓Vo。Ei（v）VI（v）Vo（v）S10S12=14——17S23= ③輸出電阻Ro的測量 取Ei=14v，接上和斷開負(fù)載RL，分別測量輸出電壓Vo，RLVo（v）Io（mA）R（Ω）∞。 ④輸出紋波電壓的測量 取Ei=14v，RL=，測量輸入紋波電壓VI~，輸出紋波電壓Vo~。VI~（v）Vo~（v） 五、 預(yù)習(xí)要求 。，應(yīng)選擇怎樣的儀表？六、 實(shí)驗(yàn)報告。第二部分 數(shù)字電路部分實(shí)驗(yàn)十三 三態(tài)輸出門與集電極開路門一、實(shí)驗(yàn)?zāi)康?． 學(xué)習(xí)中規(guī)模集成門電路的使用。2． 掌握三態(tài)輸出門的邏輯功能。3． 學(xué)會三態(tài)輸出門的應(yīng)用。二 實(shí)驗(yàn)原理 三態(tài)門是一種特殊的門電路，它與普通的門電路有所不同，它的輸出端除了通常為高、低電平兩種狀態(tài)外，還有第三種輸出狀態(tài)—高阻狀態(tài)，處于高阻狀態(tài)時，電路與負(fù)載之間相當(dāng)于開路。它有一個控制端（禁止端或使能端）。三態(tài)門按邏輯功能及控制方式來分有各種不同類型，本實(shí)驗(yàn)所采用的型號是74LS125為三態(tài)輸出四總線緩沖器。三態(tài)門主要用途之一是分時實(shí)現(xiàn)總線傳輸，即用一個傳輸通道（總線），以選通方式傳送多路信息。電路中將若干個三態(tài)門輸出端直接接在一總線上，使用時，要求只有一個傳輸信息的TS三態(tài)輸出門控制端處于使能，而其余各TS門的控制端均處于禁止態(tài)。因?yàn)橛衫碚撜n學(xué)習(xí)我們知道TS門輸出端不允許并聯(lián)使用。所以顯然不能同時有兩個或兩個以上的TS門的控制端處于使能。 本實(shí)驗(yàn)所用OC與非門（集電極開路門）型號為74LS03(2輸入四與非門)。OC與非門的輸出管的集電極是懸空的，工作時輸出端必須通過一只外接電阻RL和電源VCC’相連接，以保證輸出電平符合電路要求。 OC門的應(yīng)用主要有以下三個方面1. 利用電路的“線與”特性，可方便的完成某些特定的邏輯功能。 （A）所示，將兩個OC與非門輸出端直接并聯(lián)在一起，則它們的輸出Y = FA+FB = =即把兩個或兩個以上OC與非門“線與”后，可完成“與或非”的邏輯功能。2. 實(shí)現(xiàn)多路信息采集，使兩路以上的信息共用一個傳輸通道（總線）。3. 實(shí)現(xiàn)邏輯電平的轉(zhuǎn)換，以推動熒光數(shù)碼管、繼電器、MOS器件等多種數(shù)字集成電路。 OC與非門內(nèi)部邏輯圖 (A) （B）OC門輸出并聯(lián)運(yùn)用時負(fù)載電阻RL的選擇： （B）中由n個OC與非門“線與”驅(qū)動有m個輸入端的N個TTL與非門，為保證OC與非門輸出電平符合邏輯要求，負(fù)載電阻RL阻值的選擇范圍為； RL（max） = RL（min） = 式中：I0H：OC門輸出管截止時（輸出高電平）的漏電流（約50uA） ILM：OC門輸出低電平時允許最大灌入負(fù)載電流（約20mA） IIH：負(fù)載門高電平輸入電流(＜50uA) IIL：負(fù)載門低電平輸入電流（＜＝ VCC’：RL外接電源電壓 n：OC門個數(shù) N：負(fù)載門個數(shù) m：接入電路的負(fù)載門輸入端總個數(shù)。 RL值須小于RLmax ，否則U0H 將下降，RL值須大于RLmin ，否則U0H 將上升，RL的大小會影響輸出波形的邊沿時間，在工作速度較高時，RL 應(yīng)盡量選擇接近 RLmin。除了OC與非門外，還有其它類型的OC器件，RL的選取方法也與此類同。三 實(shí)驗(yàn)器材數(shù)字電路實(shí)驗(yàn)箱； 集成電路芯片 74LS1274LS126（三態(tài)輸出四總線緩沖器） 74LS04（或CD4069）六反相器 74LS03 （OC門的2輸入四與非門） ： 四 實(shí)驗(yàn)內(nèi)容與步驟 測試74LS125三態(tài)門的邏輯功能將三態(tài)門的輸入端、控制端分別接邏輯開關(guān)，輸出端接邏輯筆的輸入插口。逐個測試集成電路中的四個門的邏輯功能。表中G為控制端，A為輸入端，Y為輸出端。 輸 入 輸 出 G AY 0 0/1 1 0/1 三態(tài)門的應(yīng)用 A. 利用三態(tài)門構(gòu)成數(shù)據(jù)總線分時傳輸信息。，各輸入端分別加入一路信號，各控制端分別接“邏輯開關(guān)K”，各輸出端連接在一起后再接至“邏輯筆”輸出插口，先使四個三態(tài)門的控制端G均為高電平“1”，即輸出處于禁止?fàn)顟B(tài)，方可接通電源，此時“邏輯筆”黃色指示燈亮，表明“總線”為高阻狀態(tài)。然后輪流使其中一個門的控制端接低電平“0”，觀察邏輯筆指示燈的顯示狀態(tài)（即總線上的狀態(tài)）。操作時注意，應(yīng)先使三個三態(tài)門處于禁止?fàn)顟B(tài)，再讓另一個門開始傳送數(shù)據(jù)。即將三態(tài)門輸入的四路信號分別分時送到總線上（邏輯筆輸出插口）。觀察并記錄實(shí)驗(yàn)結(jié)果。 （表中為各TS門控制端）。 12 3 4總線上輸出信號B. 利用三態(tài)門實(shí)現(xiàn)數(shù)據(jù)的雙向傳遞 。兩個三態(tài)輸出緩沖器反并聯(lián)起來構(gòu)成雙向開關(guān)，當(dāng)= 0時信號向右傳送，A2 = A1，當(dāng)= 1時信號向左傳送，A1 = A2。令A(yù)1 、A2分別為兩路不同的信號加入電路中操作觀察之。3. TTL集電極開路與非門74LS03負(fù)載電阻RL的確定用兩個集電極開路與非門“線與”去驅(qū)動一個TTL非門（74LS04）。負(fù)載電阻由一個200Ω電阻和一個20K電位器串接而成，取VCC=5v，U0H=，U0L=。接通電源，用邏輯開關(guān)改變兩個OC門的輸入狀態(tài)(邏輯開關(guān)分別為K1K2K3K4)，先使OC門“線與”輸出高電平，調(diào)節(jié)RW至使U0H=，測得此時的RL即為RLmax ，在使電路輸出低電平U0L=，測得此時的RL即為RLmin。4. 集電極開路門的應(yīng)用 （1）用OC門實(shí)現(xiàn)F = A + CD + EF，實(shí)驗(yàn)時輸入變量允許用原變量和反變量，外接負(fù)載電阻RL自取合適的值。 （2）用OC門實(shí)現(xiàn)異或邏輯。 （3）用OC門作TTL電路驅(qū)動CMOS電路的接口電路，實(shí)現(xiàn)電平轉(zhuǎn)換。 在電路輸入端加不同的邏輯電平值，用直流數(shù)字電壓表測量集電極開路與非門及CMOS與非門的輸出電平值。 在電路輸入端加1KHz方波信號，用示波器觀察A、B、C各點(diǎn)電壓波形幅值的變化。五 實(shí)驗(yàn)預(yù)習(xí)要求1. 復(fù)習(xí)TTL集電極開路門和三態(tài)輸出門的工作原理。2. 計算實(shí)驗(yàn)中RL阻值，并從中確定實(shí)驗(yàn)所用RL值。六 實(shí)驗(yàn)報告及思考題 畫出實(shí)驗(yàn)電路，并標(biāo)明有關(guān)外接元件的值。 整理分析實(shí)驗(yàn)結(jié)果，總結(jié)集電極開路門和三態(tài)輸出門的優(yōu)缺點(diǎn)。 在使用總線傳輸時，能不能同時接有OC門和三態(tài)門？為什么？ 實(shí)驗(yàn)十四 譯碼器及其應(yīng)用一 實(shí)驗(yàn)?zāi)康?．掌握譯碼器的邏輯功能。2. 學(xué)習(xí)譯碼器的應(yīng)用。二 實(shí)驗(yàn)原理 譯碼器是一個多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進(jìn)行“翻譯”，變成相應(yīng)的狀態(tài)，使輸出通道中相應(yīng)的一路有信號輸出。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉(zhuǎn)換，終端的數(shù)字顯示，還用于數(shù)據(jù)分配，存儲器尋址和組合控制信號等。不同的功能可選用不同種類的譯碼器。 變量譯碼器（二進(jìn)制譯碼器），用以表示輸入變量的狀態(tài)，如2線—4線、3線—8線和4線—16線譯碼器。若有n個輸入變量，則有2n個不同的組合狀態(tài)，就有2n輸出端供其使用。而每一個輸出所代表的函數(shù)對應(yīng)于n個輸入變量的最小項(xiàng)。以3線—8線譯碼器74LS138為例進(jìn)行分析，： 74LS138 3線—8線譯碼器邏輯圖其中A0 、A1 、A2為地址輸入端，——是譯碼器輸出端，S是使能端。由74LS138的功能可知，當(dāng)S1 = 1，+=0時，譯碼器使能，地址碼把指定的輸出端有信號輸出（低電平有效為：“0”）。其它所有輸出端均無信號輸出（輸出全為高電平“1”）。當(dāng)S1 = 0，+=X時，或S1 = X，+=1時，譯碼器被禁止，所有輸出端同時為高電平“1”。集成3線— 。三 實(shí)驗(yàn)器材數(shù)字電路實(shí)驗(yàn)箱；集成電路芯片 74LS1374LS20：四 實(shí)驗(yàn)內(nèi)容 74LS138譯碼器邏輯功能測試將譯碼器使能端S1 、及地址端（輸入變量）A0 、A1 、A2分別接到邏輯開關(guān)，八個輸出端——依次連接在0—1指示器的八個插口上，撥動邏輯開關(guān)，按照74LS138的功能表逐項(xiàng)測試其邏輯功能。 碼器的應(yīng)用A利用譯碼器做數(shù)據(jù)分配器用74LS138譯碼器使能端中的一個輸入端輸入數(shù)據(jù)信息器件就成為一個數(shù)據(jù)分配器（多路分配器），若從S1輸入端送入數(shù)據(jù)（用邏輯開關(guān)或單脈沖源作為數(shù)據(jù)源），+=0，地址譯碼器所對應(yīng)的輸出是S1輸入數(shù)據(jù)的反碼；若從S2端輸入數(shù)據(jù)（用邏輯開關(guān)或連續(xù)脈沖源作為數(shù)據(jù)），令S1=1，= 0時，地址碼所對應(yīng)的輸出就是端數(shù)據(jù)信息的原碼。根據(jù)輸入地址變量的不同組合，譯出唯一的地址，故可用作地址譯碼器。接成多路分配器，可將一個信號源的數(shù)據(jù)信息傳輸?shù)讲煌牡攸c(diǎn)。B利用譯碼器實(shí)現(xiàn)邏輯函數(shù)請用74LS138譯碼器和與非門實(shí)現(xiàn)下列函數(shù)：Z = 五 實(shí)驗(yàn)預(yù)習(xí)要求復(fù)習(xí)有關(guān)譯碼器和分配器的原理根據(jù)實(shí)驗(yàn)任務(wù)，畫出所需的實(shí)驗(yàn)線路及邏輯函數(shù)表達(dá)式。六 實(shí)驗(yàn)報告對實(shí)驗(yàn)結(jié)果進(jìn)行分析整理，寫出實(shí)驗(yàn)報告。實(shí)驗(yàn)十五 數(shù)據(jù)選擇器一 實(shí)驗(yàn)?zāi)康?．掌握數(shù)據(jù)選擇器的工作原理。2．學(xué)習(xí)數(shù)據(jù)選擇器的應(yīng)用。二 實(shí)驗(yàn)原理在通信系統(tǒng)中常用一個信息傳輸通道（信道）來傳送多路信息。，其功能是在地址信號的作用下，從多個數(shù)據(jù)輸入端中選擇某一路的數(shù)據(jù)傳送至輸出端，能完成這一功能的就是數(shù)據(jù)選擇器，（多路調(diào)制器或多路開關(guān)）常以DMUX表示，它在地址信號的作用下，將輸入的數(shù)據(jù)傳送至被選中的某個數(shù)據(jù)輸出端，完成這一功能的稱為數(shù)據(jù)分配器（分路器或多路解調(diào)器）。 本實(shí)驗(yàn)采用雙4選1數(shù)據(jù)選擇器74LS153，它包含兩個完全相同的4選1數(shù)據(jù)選擇器。兩個數(shù)據(jù)選擇器有公共的地址輸入端，可從4路輸入數(shù)據(jù)中選出所需要的一路信號，送至輸出端。三 實(shí)驗(yàn)器材數(shù)字實(shí)驗(yàn)箱；集成電路芯片： 74LS153，74LS04，74LS32：四 實(shí)驗(yàn)內(nèi)容 驗(yàn)證74LS153的邏輯功能。將74LS153的兩個4選一數(shù)據(jù)選擇器分別驗(yàn)證。輸入地址變量BA (A1A0)和四個信號輸入端D0—D4接到六個邏輯開關(guān)，輸出端Y接0—1指示器，1G、2G（、）分別為左右兩個4選一數(shù)據(jù)選擇器的使能端，均為低電平有效。改變BA的取值組合：1000時，檢驗(yàn)對應(yīng)輸出的1Y是輸入中D0—D4的哪一路信號。然后再驗(yàn)證另一個4選一數(shù)據(jù)選擇器的邏輯功能，地址變量仍是BA，注意引腳圖，方法同前。 用兩個4選1數(shù)據(jù)選擇器組成一個8選1數(shù)據(jù)選擇器，：通過實(shí)驗(yàn)記錄當(dāng)輸入地址變量為CBA (A2A1A0) = 000、00010……時，輸出Y分別為輸入信號D0—D7中的哪一路？。（提示：D0—D7的信號可用實(shí)驗(yàn)箱中的信號源或邏輯開關(guān)代替）。 輸 入輸 出 C B A 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y 五 實(shí)驗(yàn)預(yù)習(xí) 復(fù)習(xí)數(shù)據(jù)選擇器的原理。 弄清楚4選1數(shù)據(jù)選擇器的各個引腳功能。六 實(shí)驗(yàn)報告畫出實(shí)驗(yàn)線路圖，整理實(shí)驗(yàn)數(shù)據(jù)并列成表格。 實(shí)驗(yàn)十六 組合邏輯電路的設(shè)計測試一 實(shí)驗(yàn)?zāi)康?． 掌握組合邏輯電路的設(shè)計。2． 測試驗(yàn)證設(shè)計的邏輯電路。二 實(shí)驗(yàn)原理使用中、小規(guī)模集成電路芯片來設(shè)計組合電路是最常見的邏輯電路。設(shè)計組合電路的一般步驟是： 根據(jù)設(shè)計任務(wù)的要求，畫出真值表； 用卡諾圖或邏輯代數(shù)化簡法求出最簡的邏輯表達(dá)式； 根據(jù)邏輯表達(dá)式畫出邏輯圖，用集成電路芯片構(gòu)成邏輯圖； 根據(jù)邏輯圖，在實(shí)驗(yàn)箱上搭出具體電路來驗(yàn)證設(shè)計的正確性。三 實(shí)驗(yàn)器件數(shù)字邏輯實(shí)驗(yàn)箱集成電路芯片： 74LS00（CD4011） 74LS20（CD4012）