【正文】 們借助互聯網絡搜集、查閱相關文獻資料，和組織材料的綜合能力。 參考文獻[1] [R].中國地質大學（北京）：地球物理與信息技術學院，2007.[2] [D].河南：鄭州輕工業(yè)學院，2008.[3] 潘松 [M]. 北京:科學出版社，－3.[4] Ⅱ的FPGA/CPLD數字系統設計實例[M].北京:電子工業(yè)出版社，2007.[5] [M]. 北京：國防工業(yè)出版社，2002[6] 陸重陽 盧東華 文愛軍. IP技術在Soc中的地位及應用[J]. 微電子技術，2002(8).3032.[7] [M]. 福州:福建科學技術學出版社，－124.[8] 周力 [J].安徽：安徽工程科技學院電氣工程系，2009.[9] 潘松 王國棟. 基于EDA技術CPLD/FPGA應用前景[J]. 電子與機自動化，1999(3).3574.[10] 邢建平 曾繁泰. VHDL程序設計教程[M]. 北京:清華大學出版社，－47.[11] 孟慶輝 [M]. 北京:國防工業(yè)出版社，[12] [M]. 北京:清華大學出版社，－217.附錄：——控制器邏輯描述LIBRARY IEEE。USE 。ENTITY traffic_control IS PORT( clk:IN STD_LOGIC。 c1,c2,c3:OUT STD_LOGIC。 各定時計數器的使能信號w1,w2,w3:IN STD_LOGIC。 各定時計數器的工作信號r1,r2:OUT STD_LOGIC。 兩個方向的紅燈信號y1,y2:OUT STD_LOGIC。 兩個方向的黃燈信號g1,g2:OUT STD_LOGIC。 兩個方向的綠燈信號reset:IN STD_LOGIC。 復位信號END traffic_control。ARCHITECTURE behave OF traffic_control ISTYPE state_space IS(s0,s1,s2,s3)。SIGNAL state:state_space。BEGIN PROCESS(clk) BEGINIF reset=’1’ THEN state=s0。 ELSIF(clk’EVENT AND clk=’1’)THENCASE state IS WHEN s0=IF w1=’1’ THEN 條件信號賦值語句 state=s1。 END IF。 WHEN s1=IF w2=’1’ THEN state=s2。 END IF。 WHEN s2=IF w3=’1’ THEN state=s3。END IF。 WHEN s3=IF w2=’1’ THEN state=s0。END IF。 END CASE。 END IF。END PROCESS。 c1=’1’ WHEN state=s0 ELSE ‘0’。 c2=’1’ WHEN state=s1 OR state=s3 ELSE ‘0’。 c3=’1’ WHEN state=s2 ELSE ‘0’。 r1=’1’ WHEN state=s1 OR state=s0 ELSE ‘0’。 y1=’1’ WHEN state=s3 ELSE ‘0’。g1=’1’ WHEN state=s2 ELSE ‘0’。 r2=’1’ WHEN state=s2 OR state=s3 ELSE ‘0’。 y2=’1’ WHEN state=s1 ELSE ‘0’。g2=’1’ WHEN state=s0 ELSE ‘0’。END behave?！?0秒定時器邏輯描述LIBRARY IEEE。USE 。ENTITY count30 IS PORT( clk:IN STD_LOGIC。 enable:IN STD_LOGIC。 c:OUT STD_LOGIC。END count30。ARCHITECTURE behave OF count30 ISBEGIN PROCESS(clk) VARIABLE t:INTEGER RANGE 30 DOWNTO 0。 BEGIN IF ( clk’EVENT AND clk=’1’)THEN IF enable=’1’ AND t30 THEN t:=t+1。 ELSE t:=0。 END IF。 END IF。 IF t=30 THEN c=’1’。 ELSE c=’0’。 END IF。 END PROCESS。END behave?！?秒定時器邏輯描述LIBRARY IEEE。USE 。ENTITY count05 IS PORT( clk:IN STD_LOGIC。 enable:IN STD_LOGIC。 c:OUT STD_LOGIC。END count30。ARCHITECTURE behave OF count05 ISBEGIN PROCESS(clk) VARIABLE t: INTEGER RANGE 5 DOWNTO 0。 BEGIN IF ( clk’EVENT AND clk=’1’)THEN IF enable=’1’ AND t5 THEN t:=t+1。 ELSE t:=0。 END IF。 END IF。 IF t=5 THEN c=’1’。 ELSE c=’0’。 END IF。 END PROCESS。END behave?！?6秒定時器邏輯描述LIBRARY IEEE。USE 。ENTITY count26 IS PORT( clk:IN STD_LOGIC。 enable:IN STD_LOGIC。 c:OUT STD_LOGIC。END count30。ARCHITECTURE behave OF count26 ISBEGIN PROCESS(clk) VARIABLE t:INTEGER RANGE 26 DOWNTO 0。 BEGIN IF ( clk’EVENT AND clk=’1’)THEN IF enable=’1’ AND t26 THEN t:=t+1。 ELSE t:=0。 END IF。 END IF。 IF t=26 THEN c=’1’。 ELSE c=’0’。 END IF。 END PROCESS。END beha