【正文】 為max(100,100,80,50)=100ns(2) 200ns(3) 100ns13．指令流水線有取指(IF)、譯碼(ID)、執(zhí)行(EX)、訪存(MEM)、寫(xiě)回寄存器堆(WB)五個(gè)過(guò)程段，共有20條指令連續(xù)輸入此流水線。 (1)畫(huà)出流水處理的時(shí)空?qǐng)D，假設(shè)時(shí)鐘周期為100ns。 (2)求流水線的實(shí)際吞吐率(單位時(shí)間里執(zhí)行完畢的指令數(shù))。 (3)求流水線的加速比。解： (1) 若流水操作周期為100ns,可畫(huà)時(shí)空?qǐng)D如下 I1 I2 ... I14 I15 I16 I17 I18 I19 I20 I1 I2 I3 ... I15 I16 I17 I18 I19 I20 I1 I2 I3 I4 ... I16 I17 I18 119 I20 I1 I2 I3 I4 I5 ... I17 I18 I19 I20 I1 I2 I3 I4 I5 I6 ... I18 I19 I20 0 1 2 3 4 5 6 17 18 19 20 21 22 23 24 (2) 流水線的實(shí)際吞吐量：20條指令/2400ns =(3) 流水線的加速比為 ： 設(shè)流水線操作周期為τ, 則n指令串行經(jīng)過(guò)k個(gè)過(guò)程段的時(shí)間為n*K*τ ； 而n條指令經(jīng)過(guò)可并行的k段流水線時(shí)所需的時(shí)間為k+n*τ； 故加速比為： lim (n*k*τ)/{[K+(n1)]*τ}=k n→∞ 20條指令經(jīng)過(guò)5個(gè)過(guò)程段的加速比為： 20*5*100/(5+19)*100)=14．用時(shí)空?qǐng)D法證明流水計(jì)算機(jī)比非流水計(jì)算機(jī)具有更高的吞吐率。解： 如上兩圖所示，執(zhí)行相同的指令，在8個(gè)單位時(shí)間內(nèi)，流水計(jì)算機(jī)完成5條指令，而非流水計(jì)算機(jī)只完成2條，顯然，流水計(jì)算機(jī)比非流水計(jì)算機(jī)有更高的吞吐量。15．用定量描述法證明流水計(jì)算機(jī)比非流水計(jì)算機(jī)具有更高的吞吐率。解：證：設(shè)n條指令，K級(jí)流水，每次流水時(shí)間τ則用流水實(shí)現(xiàn) Tp = Kτ+(n1) τ 非流水實(shí)現(xiàn) Ts = Kτnn∞時(shí)， n=1時(shí)， ， 則可見(jiàn)n1時(shí)TsTp，故流水線有更高吞吐量16．判斷以下三組指令中各存在哪種類型的數(shù)據(jù)相關(guān)? (1)I1 LAD R1，A 。 M(A)R1,M(A)是存儲(chǔ)器單元 I2 ADD R2，Rl 。 (R2)+(R1)R2 (2)I1 ADD R3，R4 。 (R3)+(R4)R3 I2 MUL R4，R5 。 (R4)*(R5)R4 (3)I1 LAD R6，B 。 M(B) R6,M(B)是存儲(chǔ)器單元 I2 MUL R6，R7 。 (R6)*(R7)R6解： (1)寫(xiě)后讀 RAW (2)讀后寫(xiě) WAR (3)寫(xiě)后寫(xiě) WAW17．參考圖5．42所示的超標(biāo)量流水線結(jié)構(gòu)模型，現(xiàn)有如下6條指令序列： 11 LAD R1，B 。 M(B)一R1，M(B)是存儲(chǔ)器單元 12 SUB R2，Rl 。 (R2)(R1)R2 I3 MUL R3，R4 。 (R3)*(R4)R3 I4 ADD R4，R5 。 (R4)+(R5)R4 I5 1AD R6，A 。 M(A)R6，M(A)是存儲(chǔ)器單元 I6 ADD R6，R7 。 (R6)+(R7)R6 請(qǐng)畫(huà)出：(1)按序發(fā)射按序完成各段推進(jìn)情況圖。 (2)按序發(fā)射按序完成的流水線時(shí)空?qǐng)D。解： (1) (2) 第六章 總線系統(tǒng)1．比較單總線、雙總線、三總線結(jié)構(gòu)的性能特點(diǎn)。答：?jiǎn)慰偩€結(jié)構(gòu)：它是一組總線連接整個(gè)計(jì)算機(jī)系統(tǒng)的各大功能部件，各大部件之間的所有的信息傳送都通過(guò)這組總線。其結(jié)構(gòu)如圖所示。單總線的優(yōu)點(diǎn)是允許I/O設(shè)備之間或I/O設(shè)備與內(nèi)存之間直接交換信息，只需CPU分配總線使用權(quán)，不需要CPU干預(yù)信息的交換。所以總線資源是由各大功能部件分時(shí)共享的。單總線的缺點(diǎn)是由于全部系統(tǒng)部件都連接在一組總線上，所以總線的負(fù)載很重，可能使其吞量達(dá)到飽和甚至不能勝任的程度。故多為小型機(jī)和微型機(jī)采用。 雙總線結(jié)構(gòu)：它有兩條總線，一條是內(nèi)存總線，用于CPU、內(nèi)存和通道之間進(jìn)行數(shù)據(jù)傳送；另一條是I/O總線，用于多個(gè)外圍設(shè)備與通道之間進(jìn)行數(shù)據(jù)傳送。其結(jié)構(gòu)如圖所示。雙總線結(jié)構(gòu)中，通道是計(jì)算機(jī)系統(tǒng)中的一個(gè)獨(dú)立部件，使CPU的效率大為提高，并可以實(shí)現(xiàn)形式多樣而更為復(fù)雜的數(shù)據(jù)傳送。雙總線的優(yōu)點(diǎn)是以增加通道這一設(shè)備為代價(jià)的，通道實(shí)際上是一臺(tái)具有特殊功能的處理器，所以雙總線通常在大、中型計(jì)算機(jī)中采用。 三總線結(jié)構(gòu)：即在計(jì)算機(jī)系統(tǒng)各部件之間采用三條各自獨(dú)立的總線來(lái)構(gòu)成信息通路。這三條總線是：內(nèi)存總線，輸入/輸出（I/O）總線和直接內(nèi)存訪問(wèn)（DMA）總線，如圖所示。內(nèi)存總線用于CPU和內(nèi)存之間傳送地址、數(shù)據(jù)的控制信息；I/O總線供CPU和各類外設(shè)之間通訊用；DMA總線使內(nèi)存和高速外設(shè)之間直接傳送數(shù)據(jù)。一般來(lái)說(shuō)，在三總線系統(tǒng)中，任一時(shí)刻只使用一種總線；但若使用多入口存儲(chǔ)器，內(nèi)存總線可與DMA總線同時(shí)工作，此時(shí)三總線系統(tǒng)可以比單總線系統(tǒng)運(yùn)行得更快。但是三總線系統(tǒng)中，設(shè)備到不能直接進(jìn)行信息傳送，而必須經(jīng)過(guò)CPU或內(nèi)存間接傳送，所以三總線系統(tǒng)總線的工作效率較低。 2．說(shuō)明總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響。答：(1)簡(jiǎn)化了硬件的設(shè)計(jì)。從硬件的角度看，面向總線是由總線接口代替了專門(mén)的I/O接口，由總線規(guī)范給出了傳輸線和信號(hào)的規(guī)定，并對(duì)存儲(chǔ)器、I/O設(shè)備和CPU如何掛在總線上都作了具體的規(guī)定，所以，面向總線的微型計(jì)算機(jī)設(shè)計(jì)只要按照這些規(guī)定制作CPU插件、存儲(chǔ)器插件以及I/O插件等，將它們連入總線即可工作，而不必考慮總線的詳細(xì)操作。 (2)簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)。整個(gè)系統(tǒng)結(jié)構(gòu)清晰，連線少，底板連線可以印刷化。 (3)系統(tǒng)擴(kuò)充性好。一是規(guī)模擴(kuò)充，二是功能擴(kuò)充。規(guī)模擴(kuò)充僅僅需要多插一些同類型的插件；功能擴(kuò)充僅僅需要按總線標(biāo)準(zhǔn)設(shè)計(jì)一些新插件。插件插入機(jī)器的位置往往沒(méi)有嚴(yán)格的限制。這就使系統(tǒng)擴(kuò)充既簡(jiǎn)單又快速可靠，而且也便于查錯(cuò)。 (4)系統(tǒng)更新性能好。因?yàn)镃PU、存儲(chǔ)器、I/O接口等都是按總線規(guī)約掛到總線上的，因而只要總線設(shè)計(jì)恰當(dāng)，可以隨時(shí)隨著處理器芯片以及其他有關(guān)芯片的進(jìn)展設(shè)計(jì)新的插件，新的插件插到底板上對(duì)系統(tǒng)進(jìn)行更新，而這種更新只需更新需要更新的插件，其他插件和底板連線一般不需更改。 3．用異步通信方式傳送字符“A”和“8”，數(shù)據(jù)有7位，偶校驗(yàn)1位，起始位l位，停止位1位，請(qǐng)分別畫(huà)出波形圖。答： “A”的ASCII碼為41H = 01000001B，1的個(gè)數(shù)為偶數(shù)，故校驗(yàn)位為0；“8”的ASCII碼為38H = 00111000B，1的個(gè)數(shù)為奇數(shù)，故校驗(yàn)位為1。 4．總線上掛兩個(gè)設(shè)備，每個(gè)設(shè)備能收能發(fā)，還能從電氣上和總線斷開(kāi)，畫(huà)出邏輯圖，并作簡(jiǎn)要說(shuō)明。5．畫(huà)出菊花鏈方式的優(yōu)先級(jí)判決邏輯電路圖。答： 6．畫(huà)出獨(dú)立請(qǐng)求方式的優(yōu)先級(jí)判決邏輯電路圖。答： 7．畫(huà)出分布式仲裁器邏輯電路圖。答：8．同步通信之所以比異步通信具有較高的傳輸頻率，是因?yàn)橥酵ㄐ? 。 A．不需要應(yīng)答信號(hào) B．總線長(zhǎng)度較短 C．用一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步 D．各部件存取時(shí)間比較接近答：C．9．在集中式總線仲裁中， 方式響應(yīng)時(shí)間最快， 方式對(duì) 最敏感。A．菊花鏈方式 B．獨(dú)立請(qǐng)求方式 C．電路故障 D. 計(jì)數(shù)器定時(shí)查詢方式答：B．A．C．10．采用串行接口進(jìn)行7位ASCII碼傳送，帶有一位奇校驗(yàn)位、1位起始位和1位停止位，當(dāng)波特率為9600波特時(shí)，字符傳送速率為 A．960 B．873 C．1371 D．480答：A 9600/(7+1+1+1)=960字符/秒11．系統(tǒng)總線中地址線的功能是 。 A．選擇主存單元地址 B．選擇進(jìn)行信息傳輸?shù)脑O(shè)備 C．選擇外存地址 D．指定主存和I／O設(shè)備接口電路的地址答：A。12．系統(tǒng)總線中控制線的功能是 。 A．提供主存、I／O接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào) B．提供數(shù)據(jù)信息 C．提供時(shí)序信號(hào) D．提供主存、I／O接口設(shè)備的響應(yīng)信號(hào)答：A。13．說(shuō)明存儲(chǔ)器總線周期與I／O總線周期的異同點(diǎn)。答：存儲(chǔ)總線周期用于對(duì)內(nèi)存讀寫(xiě)，I/O總線周期對(duì)接口中的端口進(jìn)行讀寫(xiě)。14．PCI是一個(gè)與處理器無(wú)關(guān)的 ，它采用 時(shí)序協(xié)議和 式仲裁策略，并具有 能力。 A．集中 B．自動(dòng)配置 D．高速外圍總線答：D，C，A，B。15．PCI總線的基本傳輸機(jī)制是 傳送。利用 可以實(shí)現(xiàn)總線間的 傳送，使所有的存取都按CPU的需要出現(xiàn)在總線上。PCI允許 總線 工作。 A．橋 B．猝發(fā)式 C．并行 D．多條 E．猝發(fā)式答：B. A. E. D. C16．Futurebus+總線是一個(gè)高性能的 總線標(biāo)準(zhǔn)，能支持 位地址空間。它即可用于 總線，也可用于 總線，適合于高成本的 計(jì)算機(jī)的系統(tǒng)。 A．64 B．異步 C．高速外圍 D．CPU 答： B、A、E、D、C16．Futurebus+總線是一個(gè)高性能的 總線標(biāo)準(zhǔn)，能支持 位地址空間。它即可用于 總線，也可用于 總線，適合于高成本的 計(jì)算機(jī)的系統(tǒng)。 A．64 B．異步 C．高速外圍 D．CPU 答：.17．PCI總線中三種橋的名稱是什么?橋的功能是什么?答：PCI總線上有HOST橋、PCI/LAGACY總線橋、PCI/PCI橋。橋在PCI總線體系結(jié)構(gòu)中起著重要作用，它連接兩條總線，使彼此間相互通信。橋是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送，可使所有的存取都按CPU的需要出現(xiàn)在總線上。由上可見(jiàn)，以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴(kuò)充性和兼容性，允許多條總線并行工作。18．何謂分布式仲裁?畫(huà)出邏輯結(jié)構(gòu)示意圖進(jìn)行說(shuō)明。答：分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)19，總線的一次信息傳送過(guò)程大致分哪幾個(gè)階段?若采用同步定時(shí)協(xié)議，請(qǐng)畫(huà)出讀數(shù)據(jù)的同步時(shí)序圖。答：總線的一次信息傳送過(guò)程，大致可分為如下五個(gè)階段：　　請(qǐng)求總線，總線仲裁，尋址(目的地址)，信息傳送，狀態(tài)返回(或錯(cuò)誤報(bào)告) 20．某總線在一個(gè)總線周期中并行傳送8個(gè)字節(jié)的信息，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為70MHz，總線帶寬是多少?答：8*70=560MHz/s第七章 外圍設(shè)備1．計(jì)算機(jī)的外圍設(shè)備是指 。 A．輸入／輸出設(shè)備 B．外存儲(chǔ)器 C．輸入／輸出設(shè)備及外存儲(chǔ)器 D．除了CPU和內(nèi)存以外的其他設(shè)備答：D.2．打印機(jī)根據(jù)印字方式可以分為 和 兩大類，在 類打印機(jī)中，只有 型打印機(jī)能打印漢字，請(qǐng)從下面答案中選擇填空。 A．針型打印機(jī) B．活字型打印機(jī) C．擊打式 D．非擊打式答：.3．有一漢字CRT顯示器，它可顯示3000個(gè)漢字，每字以11*16點(diǎn)陣組成，字間間隔一點(diǎn)，兩排字間隔4條掃描線，32字／排，12排／屏，一個(gè)漢字編碼占2個(gè)字節(jié)，幀頻50Hz，幀回掃和行回掃時(shí)間均占掃描時(shí)間的20%（掃描時(shí)間包括正掃和回掃），行頻可在60 ~ 70us間選擇。由時(shí)鐘源輸出經(jīng)點(diǎn)計(jì)數(shù)器 字計(jì)數(shù)器 行計(jì)數(shù)器 排計(jì)數(shù)器分頻產(chǎn)生。RAM用來(lái)存儲(chǔ)字符的編碼，ROM用來(lái)存儲(chǔ)漢字的點(diǎn)陣信息。試求： (1)RAM的存儲(chǔ)容量＝( )*( ) (2)ROM的存儲(chǔ)容量＝( )*( ) (3)各計(jì)數(shù)器的位數(shù)分別是多少? (4)時(shí)鐘源頻率是多少?解：(1)RAM存儲(chǔ)器存儲(chǔ)字符的編碼，因?yàn)槊科溜@示32*12=384字，而每個(gè)漢字的編碼占2個(gè)字節(jié)（內(nèi)碼占兩個(gè)字節(jié)，漢字一般在圖形方式下顯示，其屬性不用存儲(chǔ)），所以RAM的存儲(chǔ)容量＝(32*12)*(2)=768字節(jié) (2)ROM存儲(chǔ)器是存儲(chǔ)漢字點(diǎn)陣信息，因?yàn)榭偣部娠@示3000個(gè)漢字，每個(gè)漢字以11*16的點(diǎn)陣組成，所以ROM的存儲(chǔ)容量＝3000*12*16 = 576000位 = 72000字節(jié)。 (3)點(diǎn)計(jì)數(shù)器：因?yàn)槊總€(gè)字的點(diǎn)陣是11列，加上間隔1點(diǎn)，共12個(gè)點(diǎn)，故點(diǎn)計(jì)