【正文】 絕大多數(shù)為硬布線控制 可訪存指令 各種指令使用頻率 各種指令執(zhí)行時間 優(yōu)化編譯實現(xiàn) 程序源代碼長度 控制器實現(xiàn)方式 軟件系統(tǒng)開發(fā)時間 不加限制 相差很大 相差很大 很難 較短 絕大多數(shù)為微程序控制 較短 較長 RISC與 CISC的主要特征對比 RISC CPU實例 —— MC 88110 CPU 1. MC 88110 CPU結(jié)構(gòu)框圖 MC 88110 CPU是一個 RISC處理器。處理器有 12個執(zhí)行功能部件， 3個 cache和 1個控制部件。其結(jié)構(gòu)框圖如下所示。 2. MC 88110 由于 MC 88110是超標量流水 CPU，所以指令流水線在每個機器時鐘周期完成兩條指令。 流水線共分為三段： 取指和譯碼 (F＆ D)段、執(zhí)行 (EX)段、寫回 (WB)段 ，下圖所示為 88110超標量流水線正常運行情況圖。 3. 88110采用 按序發(fā)射、按序完成 的指令動態(tài)調(diào)度策略。指令派遣單元總是發(fā)出單一地址，然后從指令 cache取出此地址及下一地址的兩條指令。譯碼后總是力圖同一時間發(fā)射這兩條指令到 EX段。若這對指令的第一條指令由于資源沖突或數(shù)據(jù)相關(guān)沖突，則這一對指令都不發(fā)射，兩條指令在 F＆ D段停頓等待資源的可用或數(shù)據(jù)相關(guān)的消除。若是第一條指令能發(fā)射第二條指令不能發(fā)射則只發(fā)射第一條指令，而第二條指令停頓并與新取的指令之一進行配對等待發(fā)射，此時原第二條指令作為配對的第一條指令對待?？梢姡@樣實現(xiàn)的方式是按序發(fā)射。 為了判定能否發(fā)射指令， 88110使用了 計分牌方法。計分牌是一個位向量，寄存器堆中每個寄存器都有一個相應(yīng)位。每當一條指令發(fā)射時，它預(yù)約的目的寄存器在位向量中的相應(yīng)位上置 1，表示該寄存器“忙”。當指令執(zhí)行完畢并將結(jié)果寫回此目的寄存器時，該位被清除。于是，每當判定是否發(fā)射一條指令 (STORE指令和轉(zhuǎn)移指令除外 )時，一個必須滿足的條件是：該指令的所有目的寄存器、源寄存器在位向量中的相應(yīng)位都已被清除。否則，指令必須停頓等待這些位被清除。為了減少經(jīng)常出現(xiàn)的數(shù)據(jù)相關(guān)，流水線采用了如前面所述的定向傳送技術(shù)，將前面指令執(zhí)行的結(jié)果直接送給后面指令所需此源操作數(shù)的功能部件，并同時將位向量中的相應(yīng)位清除。因此指令發(fā)射和定向傳送是同時進行的。 如何實現(xiàn)按序完成呢 ? 88110提供了一個 FIFO指令執(zhí)行隊列，稱之為 歷史緩沖器 。每當一條指令發(fā)射出去，它的副本就被送到 FIFO隊尾。隊列最多能保存12條指令。只有前面的所有指令執(zhí)行完，這條指令才到達隊首 。當它到達隊首并執(zhí)行完畢后才離開隊列。 對于轉(zhuǎn)移處理， 88110使用了 延遲轉(zhuǎn)移法 和 目標指令 cache(TIC)法 。延遲轉(zhuǎn)移是個選項 (.n)。如果采用這個選項 (指令如 .n)，則跟隨在轉(zhuǎn)移指令后的指令將被發(fā)射。如果不采用這個選項，則在轉(zhuǎn)移指令發(fā)射之后的轉(zhuǎn)移延遲時間片內(nèi)沒有任何指令被發(fā)射。延遲轉(zhuǎn) TIC是一個 32項的全相聯(lián) cache，每項能保存轉(zhuǎn)移目標路徑的前兩條指令。當一條轉(zhuǎn)移指令譯碼并命中cache時，能同時由 TIC取來它的目標路徑的前面兩條指令。 【 例 5】 超標度為 2的超標量流水線結(jié)構(gòu)模型如圖 (a)所示。它分為 4個段，即取指 (F)段、 譯碼 (D)段、執(zhí)行 (E)段和寫回 (W)段。 F， D，W 段只需 1個時鐘周期完成。 E段有多個功能部件，其中 LOAD/STORE部件完成數(shù)據(jù) cache訪問，只需一個時鐘周期；加法器完成需 2個時鐘周期，乘法器需 3個時鐘周期，它們都已流水化。 F段和 D段要求成對輸入。 E段有內(nèi)部數(shù)據(jù)定向傳送，結(jié)果生成即可使用。 現(xiàn)有如下 6條指令序列，其中 I1， I2有 RAW相關(guān)， I3， I4有 WAR相關(guān)， I5， I6有 WW相關(guān)和 RAW相關(guān)。 I1 LAD R1， A ； M(A)R1， M(A)是 I2 ADD R2， R1 ； (R2) + (R1)R2 I3 ADD R3， R4 ； (R3) + (R4)R3 I4 MUL R4， R5 ； (R4) (R5)R4 I5 LAD R6， B ； M(B)R6， M(B)是 I6 MUL R6， R7 ； (R6) (R7)R6 請畫出： (1) 按序發(fā)射按序完成各段推進情況圖； (2) 按序發(fā)射按序完成的流水線時空圖。 【 解 】 (1) 由于 I1， I2間有 RAW相關(guān)， I2要推遲一個時鐘才能發(fā)射。類似的情況也存在于 I5， I6之間； I3， I4之間有 WAR相關(guān)，但按序發(fā)射，即使 I3， I4并行操作，也不會導(dǎo)致錯誤； I5，I6間還有 WAW相關(guān)，只要 I6的完成放在 I5之后，就不會出錯。注意， I5實際上已在時鐘 6執(zhí)行完畢，但一直推遲到時鐘 9才寫回，這是為了保持按序完成。超標量流水線完成 6條指令的執(zhí)行任務(wù)總共需要 10 (2) 根據(jù)各段推進情況圖可畫出流水線時空圖如下所示。 多媒體 CPU 多媒體 CPU 媒體 一詞在涉及信息傳遞的領(lǐng)域中是指傳遞信息的媒介，它包括存儲信息的實體與傳遞信息的載體兩部分。磁盤、光盤等皆屬存儲信息的實體，而載體則指用來表達信息的形體，如數(shù)值、文字、聲音、圖形 多媒體技術(shù) 是指計算機把各種不同的電子媒質(zhì)集成起來，統(tǒng)一進行存儲、處理和傳輸。這些電子媒質(zhì)包括計算機屏幕顯示、視頻光盤、 CDROM以及語言和聲音的綜合，同時在這些部件之間建立邏輯連接，從而使整個系統(tǒng)具有交互性。顯然，多媒體技術(shù)使計算機進一步擺脫了“計算工具”的傳統(tǒng)觀念，成為處理各種信息的強有力工具。 多媒體技術(shù)解決的主要問題有： 1. 多媒體技術(shù)很重要的內(nèi)容是對圖像與聲音進行操作、存儲與傳送。這就需要將每幅圖像從模擬量轉(zhuǎn)換成數(shù)字量，然后進行圖像處理，與圖形文字等復(fù)合，再存儲在機器內(nèi)。但是進行管理、操作、存儲的圖像并不只是數(shù)量很少的靜止圖像，而是符合視頻標準的每秒 30幀的彩色圖像。如果由多媒體計算機存儲器能演放 1秒鐘的音像制品，則信息量就高達 ，而目前用來存儲圖像、程序的光盤 CDROM，容量只有 550兆字節(jié)?？梢娙绮粚D像采用壓縮技術(shù)，僅存儲圖像的要求這一點就無法達到，何況CDROM的數(shù)據(jù)傳輸率也只有 150KB/s，無法做到多幅圖像的實時再現(xiàn)。圖像數(shù)據(jù)如不壓縮，則實現(xiàn)多媒體通信也 圖像壓縮 是將圖像用像素存儲的方式，經(jīng)過圖像變換、量化、高效編碼等處理轉(zhuǎn)換成特殊形式的編碼。這樣一來，計算機所需存儲與實時傳送的數(shù)據(jù)量就可大大降低。 2. 為適應(yīng)多媒體技術(shù)發(fā)展，一是需要開發(fā)具有多媒體功能的 OS(操作系統(tǒng) )，二是開展以編輯工具為中心的軟件技術(shù)研究。 對第一個課題， Microsoft開發(fā)的視窗 95至視窗 2022系列多媒體 OS版獲得了很大成功。對第二個課題，編輯工具必須將圖形、文檔、聲音、圖像、視像等多種媒質(zhì)聯(lián)系在一起，為實際應(yīng)用提供方便。 3. 為了在計算機系統(tǒng)中增加多媒體數(shù)據(jù)的獲取功能、壓縮解壓功能、實時處理功能、多媒體數(shù)據(jù)的 I/O與通信功能，在計算機系統(tǒng)結(jié)構(gòu)領(lǐng)域需要做三方面的改進： 第一 ，選擇專用芯片和專用插卡來擴充功能，如聲卡、視頻卡、網(wǎng)卡、內(nèi)接或外接調(diào)制解調(diào)器。 第二 ，進一步改善總線的結(jié)構(gòu)和性能，如加寬系統(tǒng)總線，提高時鐘速率。 第 三 ，將一些重要的多媒體技術(shù)融合到 CPU芯片或設(shè)計全新的多媒體 CPU芯片。本節(jié)重點介紹多媒體 CPU的系統(tǒng)結(jié)構(gòu)特點 。 MMX技術(shù) MMX是一種多媒體擴展結(jié)構(gòu)技術(shù)，它極大提高了計算機在多媒體和通信應(yīng)用方面的功能。帶有 MMX技術(shù)的 CPU特別適合于數(shù)據(jù)量很大的圖形、圖像數(shù)據(jù)處理，從而使三維圖形、圖畫、運動圖像為目標的 MPEG視頻、音樂合成、語音識別、虛擬現(xiàn)實等數(shù)據(jù)處理的速度有了很大提高 MMX技術(shù)集成到新一代 pentium CPU時，主要體現(xiàn)在： 1 采用 4種新的 數(shù)據(jù)類型 ； 2 使用 8個 64 位寬的 MMX寄存器 ； 3 增設(shè) 57條 新指令 。 1. MMX數(shù)據(jù)類型 MMX技術(shù)定義了三種打包的數(shù)據(jù)類型及一種 64位字長的數(shù)據(jù)類型。打包數(shù)據(jù)類型中的每個元素以及 64位數(shù)都是帶符號或不帶符號的定點整數(shù) (字節(jié)、字、雙字、四字 )。四 緊縮字節(jié)類型 ： 8個字節(jié)打包成一個 64位數(shù)據(jù)緊縮字類型 ： 4個字打包成一個 64 緊縮雙字類型 ：兩個 32位的雙字打包成一個64 四字類型 ：一個 64位數(shù) 2. MMX 8個 MMX寄存器 MM0～ MM7的寬度為 64位，但它們沒有單獨設(shè)置而是借用浮點處理單元中的 8 個 (80位 )數(shù)據(jù)寄存器，它是通過使用“別名”的辦法來實現(xiàn)的。即浮點單元的 8個數(shù)據(jù)寄存器被浮點指令看成 ST0～ ST7，被 MMX指令看成是 MM0～ MM7。 這樣 8個字節(jié)或 4個字或 2個雙字被打包裝入一個 64位的 MMX寄存器，一旦執(zhí)行一條 MMX指令時，將所有這些 8個、 4個或 2個的數(shù)據(jù)同時取出進行數(shù)學(xué)運算或邏輯操作最后結(jié)果寫入 MMX寄存器。事實上這種運算處理過程是一種并行處理過程故稱為 SIMD(單指令 多數(shù)據(jù) )的并行處理 . 3. MMX 如果一條指令支持多種數(shù)據(jù)類型：字節(jié)(B)、字 (W)、雙字 (D)或四字 (Q)的操作，則選用某一數(shù)據(jù)類型時相應(yīng)的字母 B， W ， D或 Q列入指令助記符的后面。對于轉(zhuǎn)換指令要列入兩個字母，例如 WB表示把字拆成字節(jié)，而BW MMX指令的先進性體現(xiàn)在以下五個方面： SIMD結(jié)構(gòu) 飽和運算方式 積和運算方式 比較指令特點 轉(zhuǎn)換指令特點 動態(tài)執(zhí)行技術(shù) 動態(tài)執(zhí)行技術(shù) 是指通過預(yù)測程序流來調(diào)整指令的執(zhí)行，并分析程序的數(shù)據(jù)流來選擇指令執(zhí)行的最佳順序。動態(tài)執(zhí)行技術(shù)涉及數(shù)據(jù)相關(guān)性及指令調(diào)度法、轉(zhuǎn)移預(yù)測法、指令的發(fā)射順序與完成順序等流水技術(shù)基本要素。它非常利于 MMX指令的加速執(zhí)行。 下圖是動態(tài)執(zhí)行技術(shù)的核心結(jié)構(gòu)示意圖。 圖 動態(tài)執(zhí)行技術(shù)核心結(jié)構(gòu)示意圖 實現(xiàn)動態(tài)執(zhí)行的關(guān)鍵 ：取消傳統(tǒng)的“取指” 和“執(zhí)行”兩階段之間指令需要線性排列的限制，而使用一個指令緩沖池以開辟一個較長的指令窗口，以便允許執(zhí)行單元能在一個較大的范圍內(nèi)調(diào)遣和執(zhí)行已譯碼過的程序指令流。 與指令緩沖池相連的三個硬件單元是： 取指 /譯碼單元 調(diào)遣 /執(zhí)行單元 回收單元 取指 /譯碼單元 其功能是從指令 cache讀取程序指令流，將其譯碼成相應(yīng)的微操作系列，以指明該指令流所需的數(shù)據(jù)流。遇到轉(zhuǎn)移指令，通過轉(zhuǎn)移目標緩沖器 BTB來預(yù)測是否發(fā)生轉(zhuǎn)移，并給出下一指令地址送往指令指針寄存器 IP中。取指 /譯碼單元是一個有序單元，它有三個并行的指令譯碼器 ID，故一個 CPU周期能向指令緩沖池同時送入 3個微操作。 調(diào)遣 /執(zhí)行單元 其功能是從數(shù)據(jù) cache接收數(shù)據(jù)流，根據(jù)數(shù)據(jù)的相關(guān)性和資源可用性來規(guī)劃微操作的執(zhí)行，并暫存推測執(zhí)行的結(jié)果。調(diào)遣 /執(zhí)行單元是一個無序單元，它包括五個端口邏輯、兩個整數(shù)執(zhí)行部件 (IEU)、一個浮點執(zhí)行部件 (FEU)、一個轉(zhuǎn)移部件 (JEU)、兩個地址生成部件 (AGU)。使用一種偽 FIFO算法對它們進行調(diào)度，取得執(zhí)行結(jié)果的偽操作立即返回指令緩沖池。這個過程并不嚴格按照程序中原來的順序執(zhí)行微操作，因此是一個無序完成的過程。調(diào)遣 /執(zhí)行單元在一個 CPU周期內(nèi)最多能執(zhí)行 5個微操作 (每個端口 1個 )，但一般是執(zhí)行 3個微操作，故稱這種指令流水線是超標度為 3 回收單元 其功能是檢查指令緩沖池中的微操作狀態(tài)，找出那些已被執(zhí)行完的微操作，并且按原始順序?qū)λ鼈冎匦屡判?。如果一條指令的全部微操作均已完成，則按原始順序逐個回收，將它們保存在回收寄存器 RRF中，并刪除指令緩沖池中該指令的全部微操作。然后按 RRF內(nèi)容將指令結(jié)果寫入通用寄存器或存儲器中，并設(shè)置相應(yīng)的機器狀態(tài)?；厥諉卧且粋€有序單 雖然調(diào)遣 /執(zhí)行單元以無序方式執(zhí)行指令微操作，而回收單元保證最終能得到符合程序要求的指令執(zhí)行正確結(jié)果。與流水線相對應(yīng)，回收單元能夠在一個 CPU周期內(nèi)同時回收 3個微操作。 本章小結(jié) CPU是計算機的中央處理部件，具有指令控制、操作控制、時間控制、數(shù)據(jù)加工等 早期的 CPU由運算器和控制器兩大部分組成。隨著高密度集成電路技術(shù)的發(fā)展，當今的 C PU芯片變成運算器、 cache和控制器三大部分，其中還包括