【正文】 這個過程并不嚴(yán)格按照程序中原來的順序執(zhí)行微操作，因此是一個無序完成的過程。打包數(shù)據(jù)類型中的每個元素以及 64位數(shù)都是帶符號或不帶符號的定點(diǎn)整數(shù) (字節(jié)、字、雙字、四字 )。這就需要將每幅圖像從模擬量轉(zhuǎn)換成數(shù)字量，然后進(jìn)行圖像處理，與圖形文字等復(fù)合，再存儲在機(jī)器內(nèi)。它分為 4個段，即取指 (F)段、 譯碼 (D)段、執(zhí)行 (E)段和寫回 (W)段。于是，每當(dāng)判定是否發(fā)射一條指令 (STORE指令和轉(zhuǎn)移指令除外 )時，一個必須滿足的條件是：該指令的所有目的寄存器、源寄存器在位向量中的相應(yīng)位都已被清除。 (10) RISC技術(shù)的復(fù)雜性在它的編譯程序，因此軟件系統(tǒng)開發(fā)時間比 CISC機(jī)器長。虛擬地址空間為 64TB，分頁模式除支持 4KB頁面外(與 486相同 )，還支持 2MB和 4MB頁面?；舅枷胧恰跋葓?zhí)行再轉(zhuǎn)移”，即發(fā)生轉(zhuǎn)移取時并不排空指令流水線，而是讓緊跟在轉(zhuǎn)移指令 Ib之后已進(jìn)入流水線 的少數(shù)幾條指令繼續(xù)完成。由一串級聯(lián)的處理機(jī)構(gòu)成流水線的各個過程段，每臺處理機(jī)負(fù)責(zé)某一特定的任務(wù)。其中 CPU按流水線方式組織，通常由三部分組成： 指令部件、指令隊列、執(zhí)行部件 。如果利用虛擬存儲器，其存儲空間達(dá) 64TB (6) 486 CPU采用單倍的時鐘頻率，而在 CLK端加入的時鐘頻率，就是它內(nèi)部 CPU的時鐘頻率， 2. 486 CPU的內(nèi)部結(jié)構(gòu) 486的內(nèi)部結(jié)構(gòu)包含如下九個功能部件 ： 總線接口部件、小容量 cache、指令預(yù)取部件、指令譯碼器、段管理部件、頁管理部件、定點(diǎn)運(yùn)算部件 ALU、浮點(diǎn)運(yùn)算部件 FPU及操作控制部件。ADD WE = M3因為在一個指令周期中要順序執(zhí)行一系列微操作，需要設(shè)置若干節(jié)拍電位來定時。 測試條件字段有 4位 , 可規(guī)定 16種測試條件。 2. 垂直型微指令 微指令中設(shè)置微操作碼字段，采用微操作碼編譯法，由微操作碼規(guī)定微指令的功能，稱為 垂直型微指令 。T4 μA3=P1為此，順序執(zhí)行的微指令序列就必須安排在控制存儲器的連續(xù)單元中。 根據(jù)給定的微指令周期時間關(guān)系，完成ADD， SUB指令的執(zhí)行動作需要 3條微指令，MOV指令只需 2條微指令。 微程序舉例 我們舉“十進(jìn)制加法”指令為例，具體看一看微程序控制的過程。 微程序控制器原理框圖 微程序控制器原理框圖如下圖所示。 1. 同步控制方式 在任何情況下，已定的指令在執(zhí)行時所需的機(jī)器周期數(shù)和時鐘周期數(shù)都固定不變。與 ADD指令不同的是：在執(zhí)行指令階段，微操作控制信號序列 圖 加法和減法指令周期流程圖 時序產(chǎn)生器和控制方式 時序信號的作用和體制 時序信號 CPU中一個類似“作息時間”的東西，使計算機(jī)可以準(zhǔn)確、迅速、有條不紊地工作。 1. 第一個 CPU周期（取指令階段） CPU把 24號單元的“ JMP 21”指令取出放至指令寄存器， 同時程序計數(shù)器內(nèi)容加 1，變?yōu)?25 2. 第二個 CPU周期（執(zhí)行階段） CPU把指令寄存器中地址碼部分 21送到程序計數(shù)器，從而用新內(nèi)容 21代替 PC原先的內(nèi)容 25。 3. 兩操作數(shù)相加 第三個 CPU周期主要完成取操作數(shù)并執(zhí)行加法操作中。第一種稱為 硬布線控制器 ，它是采用 時序邏輯技術(shù) 來實現(xiàn)的；第二種稱為 微程序控制器 ，它是采用 存儲邏輯 來實現(xiàn)的；第三種是前兩種方式的組合。信息的存入一般采用電位 脈沖方式，即電位輸入端對應(yīng)數(shù)據(jù)信息位，脈沖輸入端對應(yīng)控制信號，在控制信號作用下，瞬時地將信息打入寄存器。指令劃分為操作碼和地址碼字段，由二進(jìn)制數(shù)字組成。在計算機(jī)中，各種指令的操作信號以及一條指令的整個執(zhí)行過程都受到時間的嚴(yán)格定時。 ★ 數(shù)據(jù)加工 數(shù)據(jù)加工就是對數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理。為了執(zhí)行任何給定的指令，必須對操作碼進(jìn)行測試，以便識別所要求的操作。 5. 累加寄存器（ AC） 累加寄存器 AC通常簡稱為累加器，它是一個通用寄存器。我們重點(diǎn)介紹 微程序控制器。在此階段， CPU (1) 把地址寄存器中的操作數(shù)的地址 (30)發(fā)送到 地址總線上。這樣，下一條指令將不從 25單元讀出，而是從內(nèi)存 21單元開始讀出并執(zhí)行，從而改變了程序原先的執(zhí)行順序。機(jī)器一旦被啟動，即 CPU開始取指令并執(zhí)行指令時，操作控制器就利用定時脈沖的順序和不同的脈沖間隔，有條理、有節(jié)奏地指揮機(jī)器的動作，規(guī)定在這個脈沖到來時做什么，在那個脈沖到來時又做什么，給計算機(jī)各部分提供工作所需的時間標(biāo)志。根據(jù) (1) 采用完全統(tǒng)一的機(jī)器周期執(zhí)行各種不同的 指令。 它主要由 控制存儲器、微指令寄存器 和 地址轉(zhuǎn)移邏輯 三大部分組成。 第一條微指令的二進(jìn)制編碼是 000 000 000 000 11111 10 0000 第二條微指令的二進(jìn)制編碼是 010 100 100 100 00000 00 1001 第三條微指令的二進(jìn)制編碼是 第四條微指令的二進(jìn)制編碼是 010 001 001 100 00000 01 0000 010 001 001 001 00000 00 0000 CPU周期與微指令周期的關(guān)系 在串行方式的微程序控制器中 : 微指令周期 = 讀出微指令的時間 + 執(zhí)行該條微指令的時間 下圖示出了某小型機(jī)中 CPU周期與微指令周期的時間關(guān)系 【 分析 】 一個 CPU周期為 ，它包含四個等間隔的節(jié)拍脈沖 T1—T4，每個脈沖寬度為 200ns。用二進(jìn)制代碼寫出的三條指令的微程序列于下表中，其中 *表示代碼隨意設(shè)置 (0或 1均可 )。 計數(shù)器方式的基本特點(diǎn)是 ：微指令的順序控制字段較短，微地址產(chǎn)生機(jī)構(gòu)簡單。IR3 其結(jié)構(gòu)類似于機(jī)器指令的結(jié)構(gòu)。 011 3. 水平型微指令與垂直型微指令的比較 (1) 水平型微指令并行操作能力強(qiáng)，效率高， (2) 水平型微指令執(zhí)行一條指令的時間短，垂 (3) 由水平型微指令解釋指令的微程序，有微 指令字較長而微程序短的特點(diǎn)。例如前面提到的五條指令的指令周期，其指令流程可用下圖來表示 。STA 其中 M M M3是三個節(jié)拍電位信號； TT4為時鐘周期信號； ADD、 STA、 JMP是指令OP字段譯碼器的輸出信號。 總線接口部件 主要用來產(chǎn)生訪問外部存儲器和 I/O 段管理部件 用來把指令指定的邏輯地址 (程序中指定的虛擬地址 )變成線性地址。這三個功能部件可以組成一個 3級流水線。數(shù)據(jù)流從第一臺處理機(jī)輸入，經(jīng)處理后被送入與第二臺處理機(jī)相聯(lián)的緩沖存儲器中。如果這些指令是與 Ib結(jié)果無關(guān)的有用指令，那么延遲損失時間片正好得到了有效的 (2) 轉(zhuǎn)移預(yù)測法 : 用硬件方法來實現(xiàn)，依據(jù)指令過去的行為來預(yù)測將來的行為。其中 2MB頁面的分頁模式必須使用 36 CPU內(nèi)部分別設(shè)置指令 cache和數(shù)據(jù) cache，外部還可接 L2cache。 RISC 簡單，精簡 一般小于 100 一般小于 4 一般小于 4 比較內(nèi)容 指令系統(tǒng) 指令數(shù)目 指令格式 尋址方式 指令字長 CISC 復(fù)雜，龐大 一般大于 200 一般大于 4 一般大于 4 不固定 等長 只有 LOAD/STORE指令 相差不大 絕大多數(shù)在一個周期內(nèi)完成 較容易 較長 絕大多數(shù)為硬布線控制 可訪存指令 各種指令使用頻率 各種指令執(zhí)行時間 優(yōu)化編譯實現(xiàn) 程序源代碼長度 控制器實現(xiàn)方式 軟件系統(tǒng)開發(fā)時間 不加限制 相差很大 相差很大 很難 較短 絕大多數(shù)為微程序控制 較短 較長 RISC與 CISC的主要特征對比 RISC CPU實例 —— MC 88110 CPU 1. MC 88110 CPU結(jié)構(gòu)框圖 MC 88110 CPU是一個 RISC處理器。否則，指令必須停頓等待這些位被清除。 F， D，W 段只需 1個時鐘周期完成。但是進(jìn)行管理、操作、存儲的圖像并不只是數(shù)量很少的靜止圖像，而是符合視頻標(biāo)準(zhǔn)的每秒 30幀的彩色圖像。四 緊縮字節(jié)類型 ： 8個字節(jié)打包成一個 64位數(shù)據(jù)緊縮字類型 ： 4個字打包成一個 64 緊縮雙字類型 ：兩個 32位的雙字打包成一個64 四字類型 ：一個 64位數(shù) 2. MMX 8個 MMX寄存器 MM0～ MM7的寬度為 64位，但它們沒有單獨(dú)設(shè)置而是借用浮點(diǎn)處理單元中的 8 個 (80位 )數(shù)據(jù)寄存器，它是通過使用“別名”的辦法來實現(xiàn)的。調(diào)遣 /執(zhí)行單元在一個 CPU周期內(nèi)最多能執(zhí)行 5個微操作 (每個端口 1個 )，但一般是執(zhí)行 3個微操作，故稱這種指令流水線是超標(biāo)度為 3 回收單元 其功能是檢查指令緩沖池中的微操作狀態(tài)，找出那些已被執(zhí)行完的微操作，并且按原始順序?qū)λ鼈冎匦屡判?。使用一種偽 FIFO算法對它們進(jìn)行調(diào)度，取得執(zhí)行結(jié)果的偽操作立即返回指令緩沖池。 1. MMX數(shù)據(jù)類型 MMX技術(shù)定義了三種打包的數(shù)據(jù)類型及一種 64位字長的數(shù)據(jù)類型。 多媒體技術(shù)解決的主要問題有： 1. 多媒體技術(shù)很重要的內(nèi)容是對圖像與聲音進(jìn)行操作、存儲與傳送。 【 例 5】 超標(biāo)度為 2的超標(biāo)量流水線結(jié)構(gòu)模型如圖 (a)所示。當(dāng)指令執(zhí)行完畢并將結(jié)果寫回此目的寄存器時，該位被清除。 (8) (9) 支持指令流水并強(qiáng)調(diào)指令流水的優(yōu)化使用。 CPU外部地址總線寬度是 36位，但一般使用32位寬，故物理地址空間為 4096MB(4GB)。當(dāng)執(zhí)行轉(zhuǎn)移指令時，依據(jù)轉(zhuǎn)移條件的產(chǎn)生結(jié)果，可能為順序取下條指令；也可能轉(zhuǎn)移到新的目標(biāo) 為了減小轉(zhuǎn)移指令對流水線性能的影響， (1) 延遲轉(zhuǎn)移法 (2) 轉(zhuǎn)移預(yù)測法 (1) 延遲轉(zhuǎn)移法 : 由編譯程序重排指令序列來實現(xiàn)。 處理機(jī)流水線 ：又稱為宏流水線，是指程序步驟的并行。 流水 CPU的結(jié)構(gòu) 1. 現(xiàn)代流水計算機(jī)的系統(tǒng)組成原理如下圖所示。而外部數(shù) (5) 地址信號線擴(kuò)充到 32位，可以處理 4GB的物理存儲空間。T 4 RD = M1+M3 硬布線控制器的基本原理 ： C=f(Im,Mi,Tk,Bj) 2. 指令執(zhí)行流程 在用硬布線實現(xiàn)的操作控制器中，通常時序產(chǎn)生器除了產(chǎn)生節(jié)拍脈沖信號外，還應(yīng)當(dāng)產(chǎn)生 節(jié)拍電位 信號。 9位 D字段不足以表示一個完整的微地址，但可以用來替代現(xiàn)行 μPC的低位地址。 其一般格式如下： 控制字段 判別測試字段 下一地址字段 按照控制字段的編碼方法不同，水平型微指令又分為三種：全水平型 (不譯法 )微指令 , 字段譯碼法水平型微指令，以及直接和譯碼相混合的水平型微指令。IR4在這種方法中，微地址寄存器通常改為計數(shù)器。每一框表示一條微指令。地址轉(zhuǎn)移邏輯就承擔(dān)自動完成修改微地址的任務(wù)。 具體的微指令結(jié)構(gòu)如下圖所示。常用的有 同步控制、異步控制、聯(lián)合控制 三種方式，其實質(zhì)反映了時序信號的定時方式。 (2) “SUB R1， R3”指令是一條減法指令，其指令周期流程圖如圖（ b)所示。 第五條 JMP指令的指令周期由兩個 CPU周期組成，如下圖所示。在此階段， CPU的動作只有一個，那就是把指令寄存器中的地址碼部分 (30)裝入地址寄存器，其中 30為內(nèi)存中存放操作數(shù)的地址。 根據(jù)設(shè)計方法不同，操作控制器可分為時序邏輯型、存儲邏輯型、時序邏輯與存儲邏輯結(jié)合型 三種。 地址寄存器的結(jié)構(gòu)和數(shù)據(jù)緩沖寄存器、指令寄存器一樣，通常使用單純的寄存器結(jié)構(gòu)。當(dāng)執(zhí)行一條指令時，先把它從內(nèi)存取到緩沖寄存器中，然后再傳送至指令寄存器。 ★操作控制 一條指令的功能往往是由若干個操作信號的組合來實現(xiàn)的，因此， CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，把各種操作信號送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn) ★ 時間控制 對各種操作實施時間上的定時稱為時間控制。 CPU的基本組成 CPU的基本部分由 運(yùn)算器、 cache和 控制器三大部分組成。 指令譯碼器 就是做這項工作的。其功能是：當(dāng)運(yùn)算器的算術(shù)邏輯單元 ALU)執(zhí)行算術(shù)或邏輯運(yùn)算時，為ALU提供一個工作區(qū)。 1. 硬布線控制器 : 采用 時序邏輯技術(shù) 來實現(xiàn)的 操作控制器。 (2) 由存儲器單元 30中讀出操作數(shù) (6)，并經(jīng)過數(shù)