【文章內(nèi)容簡(jiǎn)介】 +P4P3C2+P4P3P2C1+P4P3P2P1C014．余3碼編碼的十進(jìn)制加法器規(guī)則如下：兩個(gè)一位十進(jìn)制數(shù)的余3碼相加，如果無(wú)進(jìn)位，則從和數(shù)中減去3（加上1101）；如結(jié)果有進(jìn)位，則得和數(shù)和余3碼。試設(shè)計(jì)余3碼編碼的十進(jìn)制加法器單元電路。解：設(shè)余三碼編碼的兩個(gè)運(yùn)算數(shù)為Xi和Yi，第一次用二進(jìn)制加法求和運(yùn)算的和數(shù)為Si’，進(jìn)位為Ci+1’，校正后所得的余三碼和數(shù)為Si，進(jìn)位為Ci+1，則有： Xi = Xi3Xi2Xi1Xi0 Yi = Yi3Yi2Yi1Yi0 Si’ = Si3’Si2’Si1’Si0’當(dāng)Ci+1’ = 1時(shí)，Si = Si’+0011 并產(chǎn)生Ci+1當(dāng)Ci+1’ = 0時(shí)，Si = Si’+1101 根據(jù)以上分析，可畫(huà)出余三碼編碼的十進(jìn)制加加法器單元電路如圖所示。15．現(xiàn)給定的芯片只有與或非門(mén)和非門(mén)，請(qǐng)?jiān)O(shè)計(jì)一個(gè)行波進(jìn)位加法器，要求進(jìn)位鏈傳遞時(shí)間最短，邏輯圖只畫(huà)出4位即可。解：（略）16．設(shè)計(jì)一個(gè)帶有原碼陣列乘法（使用芯片）和原碼陣列除法（使用芯片）的定點(diǎn)運(yùn)算器。解：（略）第三章 　存儲(chǔ)系統(tǒng)，問(wèn)(1) 該存儲(chǔ)器能存儲(chǔ)多少字節(jié)的信息？(2) 如果存儲(chǔ)器由512K*8位SRAM芯片組成，需要多少片？(3) 需要多少位地址作芯片選擇？解： (1) 　 (2)(3) 只需1位地址作片選；2．已知某64位機(jī)主存采用半導(dǎo)體存儲(chǔ)器，其地址碼為26位，若使用256K*l6位的DRAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊板結(jié)構(gòu)形式，問(wèn)；(1) 若每個(gè)模塊板為1024K*64位，共需幾個(gè)模塊板?(2) 每個(gè)模塊板內(nèi)共有多少DRAM芯片?(3) 主存共需多少DRAM芯片? CPU如何選擇各模塊板?解： (1) (2) 每個(gè)模塊板共有片 每個(gè)模塊要16個(gè)DRAM芯片 (3) 主存共需64*16=1024個(gè)芯片，CPU可用高6位地址經(jīng)譯碼后作為模塊板選擇信號(hào)；3．用16K*8位的DRAM芯片構(gòu)成64K*32位存儲(chǔ)器，要求：(1) 畫(huà)出該存儲(chǔ)器的組成邏輯框圖。(2) 設(shè)存儲(chǔ)器讀/，CPU在1μS內(nèi)至少要訪問(wèn)一次。試問(wèn)采用哪種刷新方式比較合理?兩次刷新的最大時(shí)間間隔是多少?對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間是多少?解：(1)根據(jù)題意，存儲(chǔ)總?cè)萘繛?4KB，故地址總線需16位?，F(xiàn)使用16K*8位DRAM芯片，共需16片。芯片本身地址線占14位，所以采用位并聯(lián)與地址串聯(lián)相結(jié)合的方法來(lái)組成整個(gè)存儲(chǔ)器，其組成邏輯圖如圖所示，其中使用一片2：4譯碼器。(2)根據(jù)已知條件，CPU在1us內(nèi)至少訪存一次，而整個(gè)存儲(chǔ)器的平均讀/，如果采用集中刷新，有64us的死時(shí)間，肯定不行如果采用分散刷新，則每1us只能訪存一次，也不行所以采用異步式刷新方式。假定16K*1位的DRAM芯片用128*128矩陣存儲(chǔ)元構(gòu)成，刷新時(shí)只對(duì)128行進(jìn)行異步方式刷新，則刷新間隔為2ms/128 = ，可取刷新信號(hào)周期15us。刷新一遍所用時(shí)間＝15us128＝2：4譯碼器A14A15CS3CS2CS0CS1D0~D7A13~A04．有一個(gè)1024K*32位的存儲(chǔ)器，由128K*8位的DRAM芯片構(gòu)成。問(wèn)：(1) 總共需要多少DRAM芯片?(2) 設(shè)計(jì)此存儲(chǔ)體組成框圖。(3) 采用異步刷新方式，如單元刷新間隔不超過(guò)8ms，則刷新信號(hào)周期是多少?解：(1) (2) (3)如果選擇一個(gè)行地址進(jìn)行刷新，刷新地址為A0A8，因此這一行上的2048個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新，即在8ms內(nèi)進(jìn)行512個(gè)周期。刷新方式可采用：在8ms中進(jìn)行512次刷新操作的集中刷新方式，或按8ms/512 = 。5．要求用256K*l6位SRAM芯片設(shè)計(jì)1024K*32位的存儲(chǔ)器。SRAM芯片有兩個(gè)控制端：當(dāng)CS有效時(shí)，該片選中。當(dāng)W/R＝1時(shí)執(zhí)行讀操作，當(dāng)W/R=0時(shí)執(zhí)行寫(xiě)操作。解： 所設(shè)計(jì)的存儲(chǔ)器單元數(shù)為1M，字長(zhǎng)為32，故地址長(zhǎng)度為20位（A19~A0），所用芯片存儲(chǔ)單元數(shù)為256K，字長(zhǎng)為16位，故占用的地址長(zhǎng)度為18位（A17~A0）。由此可用位并聯(lián)方式與地址串聯(lián)方式相結(jié)合的方法組成組成整個(gè)存儲(chǔ)器，共8片RAM芯片，并使用一片2：4譯碼器。其存儲(chǔ)器結(jié)構(gòu)如圖所示。 6．用32K*8位的EPROM芯片組成128K*16位的只讀存儲(chǔ)器，試問(wèn)：(1) 數(shù)據(jù)寄存器多少位?(2) 地址寄存器多少位?(3) 共需多少個(gè)EPROM芯片?(4) 畫(huà)出此存儲(chǔ)器組成框圖。解：（1）系統(tǒng)16位數(shù)據(jù)，所以數(shù)據(jù)寄存器16位（2）系統(tǒng)地址128K＝217，所以地址寄存器17位（3） 共需要8片（4） 組成框圖如下CPU地址寄存器數(shù)據(jù)寄存器32K*832K*832K*832K*832K*832K*832K*832K*8CS3CS2CS1CS02:4譯碼器CS0~CS3A16A157．某機(jī)器中，已知配有一個(gè)地址空間為0000H—3FFFH的ROM區(qū)域。現(xiàn)在再用一個(gè)RAM芯片(8K*8)形成40K*l6位的RAM區(qū)域，起始地為6000H。假設(shè)RAM芯片有CS和WE信號(hào)控制端。CPU的地址總線為A15—A0，數(shù)據(jù)總線為D15—D0，控制信號(hào)為R/W(讀/寫(xiě))，MREQ(訪存)，要求：(1) 畫(huà)出地址譯碼方案。(2) 將ROM與RAM同CPU連接。解：(1)組內(nèi)地址用A12~A0(2)小組譯碼器使用3：8譯碼器(3)RAM1~RAM5各用兩片8K*8的芯片位并聯(lián)連接ROM0000HRAM1RAM2RAM3RAM4RAM56000H8000HA000HC000HE000H4000H 8．設(shè)存儲(chǔ)器容量為64M，字長(zhǎng)為64位，模塊數(shù)m=8，分別用順序和交叉方式進(jìn)行組織。存儲(chǔ)周期T＝lOOns，數(shù)據(jù)總線寬度為64位，總線傳送周期，τ=50ns。求：順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少?解：順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m = 8個(gè)字的信息總量都是：q = 64位*8 = 512位 順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出8個(gè)字所需的時(shí)間分別是：t1 = mT = 8*100ns = 8*107s 順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是：9．CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為2420次，主存完成存取的次數(shù)為80次，已知cache存儲(chǔ)周期為40ns，主存存儲(chǔ)周期為240ns，求cache／主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。解：cache的命中率 cache/主存系統(tǒng)效率e為 平均訪問(wèn)時(shí)間Ta為 10．已知cache存儲(chǔ)周期40ns，主存存儲(chǔ)周期200ns，cache／主存系統(tǒng)平均訪問(wèn)時(shí)間為50ns，求cache的命中率是多少?解：已知cache／主存系統(tǒng)平均訪問(wèn)時(shí)間ta=50ns，而ta = h*tc+(1h)*tm；所以有 h*tc+tmh*tm=50ns , (tctm)*h=50tm h=(50tm)/(tctm)=(50200)/(40200)=150/160=%11．主存容量為4MB，虛存容量為1GB，則虛擬地址和物理地址各為多少位?如頁(yè)面大小為4KB，則頁(yè)表長(zhǎng)度是多少?解：主存容量為4MB，則物理地址是22位，虛存容量為1GB，則虛擬地址是30位如頁(yè)面大小為4KB，則頁(yè)表長(zhǎng)度是230/212=218=256K12．假設(shè)可供用戶程序使用的主存容量為200KB，而某用戶的程序和數(shù)據(jù)所占的主存容量超過(guò)200KB，但小于邏輯地址所表示的范圍。請(qǐng)問(wèn)：具有虛存與不具有虛存對(duì)用戶有何影響?答：沒(méi)有虛存，則該程序不可能運(yùn)行，因?yàn)樵跊](méi)有虛存的系統(tǒng)中要運(yùn)行程序時(shí)必須將程序及其要處理的數(shù)據(jù)整體調(diào)入主存，而該程序和數(shù)據(jù)的容量超過(guò)了主存的實(shí)際容量。在具有虛存的系統(tǒng)中，則該程序可正常運(yùn)行，因?yàn)橛辛颂摯婕夹g(shù)，在運(yùn)行程序時(shí)，系統(tǒng)不是將要運(yùn)行程序及其要處理的數(shù)據(jù)整體調(diào)入主存，而是采用頁(yè)式、段式或段頁(yè)式，將要運(yùn)行的程序逐頁(yè)、逐段、或逐段逐頁(yè)地從外存調(diào)入主存，這樣即使程序大于實(shí)際的主存容量，也可以正常運(yùn)行。13．某計(jì)算機(jī)采用四體交叉存儲(chǔ)器，今執(zhí)行一段小循環(huán)程序，此程序放在存儲(chǔ)器的連續(xù)地址單元中，假設(shè)每條指令的執(zhí)行時(shí)間相等，而且不需要到存儲(chǔ)器存取數(shù)據(jù)，請(qǐng)問(wèn)在下面兩種情況中（執(zhí)行的指令數(shù)相等），程序運(yùn)行的時(shí)間是否相等。（1）循環(huán)程序由6條指令組成，重復(fù)執(zhí)行80次。（2）循環(huán)程序由8條指令組成，重復(fù)執(zhí)行60次。解：設(shè)取指周期為T(mén)，總線傳送周期為τ，指令執(zhí)行時(shí)間為t0 (1)t = (T+5τ+6t0)*80 = 80T+400τ+480 t0 (2) t = (T+7τ+8t0)*60 = 60T+420τ+480 t0 故不相等。14．假設(shè)主存只有a，b，c三個(gè)頁(yè)框，組成a進(jìn)b出的FIFO隊(duì)列，進(jìn)程訪問(wèn)頁(yè)面的序列是0，l，2，4，2，3，0，2，1，3，2號(hào)。用列表法求采用LRU替換策略時(shí)的命中串。解： 頁(yè)面訪問(wèn)序列01242302132命中率a012423021323/11=%b0124230213c011423021命中命中命中15．從下列有關(guān)存儲(chǔ)器的描述中，選擇出正確的答案： A．多體交叉存儲(chǔ)主要解決擴(kuò)充容量問(wèn)題。 B．訪問(wèn)存儲(chǔ)器的請(qǐng)求是由CPU發(fā)出的。 C．cache與主存統(tǒng)一編址，即主存空間的某一部分屬于cache。 D．cache的功能全由硬件實(shí)現(xiàn)。答：D。16．從下列有關(guān)存儲(chǔ)器的描述中，選擇出正確的答案： A．在虛擬存儲(chǔ)器中，外存和主存以相同的方式工作，因此允許程序員用比主存空間大得多的外存空間編程。 B．在虛擬存儲(chǔ)擬器中，邏輯地址轉(zhuǎn)換成物理地址由硬件實(shí)現(xiàn)的，僅在頁(yè)面失效時(shí)才由操作系統(tǒng)將被訪問(wèn)頁(yè)面從外存調(diào)到內(nèi)存，必要時(shí)還要先把被淘汰的頁(yè)面內(nèi)容寫(xiě)入外存。C．存儲(chǔ)保護(hù)的目的是：在多用戶環(huán)境中，既要防止一個(gè)用戶程序出錯(cuò)而破壞系統(tǒng)軟件或其他用戶程序，又要防止一個(gè)用戶訪問(wèn)不是分配給他的主存區(qū)，以達(dá)到數(shù)據(jù)安全和保密的要求。答：C。第四章 指令系統(tǒng)1．ASCII碼是7位，如果設(shè)計(jì)主存單元字長(zhǎng)為32位，指令字長(zhǎng)為12位，是否合理？為什么？答：.不合理。指令最好半字長(zhǎng)或單字長(zhǎng)，設(shè)16位比較合適。一個(gè)字符的ASCII是7位，如果設(shè)計(jì)主存單元字長(zhǎng)為32位，則一個(gè)單元可以放四個(gè)字符，這也是可以的，只是在存取單個(gè)字符時(shí)，要多花些時(shí)間而已，不過(guò)，一條指令至少占一個(gè)單元，但只占一個(gè)單元的12位，而另22位就浪費(fèi)了，這樣看來(lái)就不合理，因?yàn)橥ǔ巫珠L(zhǎng)指令很多，浪費(fèi)也就很大了。2．假設(shè)某計(jì)算機(jī)指令長(zhǎng)度為20位，具有雙操作數(shù)、c操作數(shù)、無(wú)操作數(shù)三類(lèi)指令形式，每個(gè)操作數(shù)地址規(guī)定用6位表示，問(wèn)： 若操作碼字段固定為8位，現(xiàn)已設(shè)計(jì)出m條雙操作數(shù)指令，n條無(wú)操作數(shù)指令，在此情況下，這臺(tái)計(jì)算機(jī)最多可以設(shè)計(jì)出多少條單操作數(shù)指令？答：字長(zhǎng)20位，每個(gè)操作數(shù)6位，操作碼固定為8位，則總指令條數(shù)為28=256條，其中設(shè)計(jì)出雙操作數(shù)指令m條、無(wú)操作數(shù)指令n條，則單操作數(shù)指令應(yīng)為256mn條。3．指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。 15 10 9 8 7 4 3 0 OP 目標(biāo)寄存器 源寄存器答：該指令格式及尋址方式特點(diǎn)有：(1) 單字長(zhǎng)二地址指令。(2) 操作碼字段OP可以指定26=64條指令。(3) 源和目標(biāo)都是通用寄存器（可分指向16個(gè)寄存器）所以是RR型指令，即兩個(gè)操作數(shù)均在寄存器中。(4) 這種指令結(jié)構(gòu)常用于RR之間的數(shù)據(jù)傳送及算術(shù)邏輯運(yùn)算類(lèi)指令。4．指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。 15 10 9 8 7 4 3 0 OP 源寄存器變址寄存器 偏移量（16位）答：該指令格式及尋址方式特點(diǎn)如下：(1) 雙字長(zhǎng)二地址指令，用于訪問(wèn)存儲(chǔ)器。(2) 操作碼字段OP可以指定26=64種操作。(3) RS型指令，一個(gè)操作數(shù)在通用寄存器（共16個(gè)），另一個(gè)操作數(shù)在主存中。(4) 有效地址可通過(guò)變址尋址求得，即有效地址等于變址寄存器（共16個(gè)）內(nèi)容加上位移量。5．指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。 15 12 11 9 8 6 5 3 2 0 OP 尋址方式寄存器尋址方式寄存器目標(biāo)地址源地址答：該指令格式及尋址方式特點(diǎn)如下：(1) 該指令為單字長(zhǎng)雙操作數(shù)指令，源操作數(shù)和目的操作數(shù)均有尋址方式和寄存器構(gòu)成，寄存器均有8個(gè)，尋址方式均有4種。(2) 根據(jù)尋址方式的不同，指令可以是RR型、RS型、也可以是SS型；(3) 因?yàn)镺P為4位，所以可以有最多功能16條指令。6．一種單純地址指令格式如下所示，其中為I間接特征