【正文】 KZ PORT MAP(EN45=EN1,EN05M=EN2,EN25=EN3,EN05B=EN4, AIN45M=S45M,AIN45B=S45B,AIN25M=S25M,AIN25B=S25B,AIN05=S05, DOUTM=DOUT1,DOUTB=DOUT2)。END ARCHITECTURE ART。交通燈控制器管腳鎖定實(shí)驗(yàn)?zāi)Ｊ剑篘O：5設(shè)計(jì)實(shí)體I/O標(biāo)識(shí)I/O來(lái)源/去向信號(hào)名芯片管腳序號(hào)sm鍵1PIO08sb鍵2PIO19clkClock0Clock054Dout1(0)dout1(3)數(shù)碼管1PIO16~PIO1930~33Dout1(4)dout1(7)數(shù)碼管2PIO20~PIO2336~39Dout2(0)dout2(3)數(shù)碼管3PIO24~PIO2744667Dout2(4)dout2(7)數(shù)碼管4PIO28~PIO316670、72Mr發(fā)光二極管1PIO820My0發(fā)光二極管2PIO921Mg0發(fā)光二極管3PIO1022Br發(fā)光二極管4PIO1123By0發(fā)光二極管5PIO1226Bg0發(fā)光二極管6PIO13271位全加器原理圖輸入設(shè)計(jì)向?qū)В阂?、為本?xiàng)設(shè)計(jì)建立文件夾任何一項(xiàng)設(shè)計(jì)都是一項(xiàng)工程（Project），都必須首先為此工程建立一個(gè)放置與此工程相關(guān)的所有文件的文件夾，此文件夾將被EDA軟件默認(rèn)為工作庫(kù)（Work Library）。一般不同的設(shè)計(jì)項(xiàng)目最好放在不同的文件夾中，注意，一個(gè)設(shè)計(jì)項(xiàng)目可以包含多個(gè)設(shè)計(jì)文件。假設(shè)本項(xiàng)設(shè)計(jì)的文件夾取名為MY_PRJCT，在E盤中，路徑為：E:\MY_PRJCT。文件夾不能用中文?！　《?、輸入設(shè)計(jì)項(xiàng)目和存盤打開Mux+plusII，選菜單 File174。New，在彈出的File Type 窗中選原理圖編輯輸入項(xiàng)Graphic editor File，按OK后將打開原理圖編輯窗。 在原理圖編輯窗中的任何一個(gè)位置上點(diǎn)鼠標(biāo)右鍵，將跳出一個(gè)選擇窗，選擇此窗中的輸入元件項(xiàng)Enter Symbol，于是將跳出輸入元件選擇窗。 用鼠標(biāo)雙擊文件庫(kù)“Symbol Libraries”中的e:\ maxplu2\max2lib\prim項(xiàng),在Symbol Files窗中即可看到基本邏輯元件庫(kù)prim中的所有元件，但也可以在Symbol Name窗中用鍵盤直接輸入所需元件名，再按OK鍵，即可將元件調(diào)入原理圖編輯窗中。如為了設(shè)計(jì)半加器，分別調(diào)入元件andnot、xnor、input和output并連接好。然后用鼠標(biāo)分別在input和output的PINNAME上雙擊使其變黑色，再用鍵盤分別輸入各引腳名：a、b、co和so。點(diǎn)擊選項(xiàng)File 174?！癝ave As”，選出剛才為自己的工程建立的目錄E:\MY_PRJCT，將已設(shè)計(jì)好的圖文件取名為： ()，并存在此目錄內(nèi)。注意，原理圖的文件名可以用設(shè)計(jì)者認(rèn)為合適的任何英文名（VHDL文本存盤名有特殊要求）。還應(yīng)注意，為了將文件存入自己的E:\MY_PRJCT目錄中，必須在Save as窗中雙擊MY_PRJCT目錄，使其打開，然后鍵入文件名，并按OK。　三、將設(shè)計(jì)項(xiàng)目設(shè)置成工程文件（PROJECT） 為了使Max+plusII能對(duì)輸入的設(shè)計(jì)項(xiàng)目按設(shè)計(jì)者的要求進(jìn)行各項(xiàng)處理，必須將設(shè)計(jì)文件，設(shè)置成Project。如果設(shè)計(jì)項(xiàng)目由多個(gè)設(shè)計(jì)文件組成，則應(yīng)該將它們的主文件，即頂層文件設(shè)置成Project。如果要對(duì)其中某一底層文件進(jìn)行單獨(dú)編譯、仿真和測(cè)試，也必須首先將其設(shè)置成Projcet。將設(shè)計(jì)項(xiàng)目（）設(shè)定為工程文件設(shè)置成Project有兩個(gè)途徑：選擇File 174。 Project 174。 Set Project to Current File，即將當(dāng)前設(shè)計(jì)文件設(shè)置成Project。選擇此項(xiàng)后可以看到圖窗口左上角顯示出所設(shè)文件的路徑。這點(diǎn)特別重要，此后的設(shè)計(jì)應(yīng)該特別關(guān)注此路徑的指向是否正確！如果設(shè)計(jì)文件未打開，選 File 174。 Project 174。 Name ，然后在跳出的Project Name窗中找到E:\MY_PRJCT目錄，此時(shí)即選定此文件為本次設(shè)計(jì)的工程文件（即頂層文件）了。四、選擇目標(biāo)器件并編譯為了獲得與目標(biāo)件對(duì)應(yīng)的、精確的時(shí)序仿真文件，在對(duì)文件編譯前必須選定最后實(shí)現(xiàn)本設(shè)計(jì)項(xiàng)目的目標(biāo)器件，在Max+plusII環(huán)境中主要選Altera公司的FPGA或CPLD。 首先在Assign選項(xiàng)的下拉菜單中選擇器件選擇項(xiàng)Device，此窗口的Device Family是器件序列欄，應(yīng)該首先在此攔中選定目標(biāo)器件對(duì)應(yīng)的序列名，如EPM7128S對(duì)應(yīng)的是MAX7000S系列；EPF10K10對(duì)應(yīng)的是FLEX10K系列等。為了選擇EPF10K20TC1444器件，應(yīng)將此欄下方標(biāo)有Show only Fastest Speed Grades的勾消去，以便顯示出所有速度級(jí)別的器件。完成器件選擇后，按OK鍵。 最后啟動(dòng)編譯器，首先選擇左上角的MAX+plusII選項(xiàng)，在其下拉菜單中選擇編譯器項(xiàng)Compiler，此編譯器的功能包括網(wǎng)表文件提取、設(shè)計(jì)文件排錯(cuò)、邏輯綜合、邏輯分配、適配（結(jié)構(gòu)綜合）、時(shí)序仿真文件提取和編程下載文件裝配等。點(diǎn)擊Start，開始編譯！如果發(fā)現(xiàn)有錯(cuò)，排除錯(cuò)誤后再次編譯。五、時(shí)序仿真 接下來(lái)應(yīng)該測(cè)試設(shè)計(jì)項(xiàng)目的正確性，即邏輯仿真，具體步驟如下：建立波形文件。為此設(shè)計(jì)建立一個(gè)波形測(cè)試文件。選擇File項(xiàng)及其New，再選New窗中的Waveform Editer..項(xiàng)，打開波形編輯窗。輸入信號(hào)節(jié)點(diǎn)。在波形編輯窗的上方選擇Node項(xiàng)，在下拉菜單中選擇輸入信號(hào)節(jié)點(diǎn)項(xiàng)Nodes from SNF。在彈出的窗口中首先點(diǎn)擊List鍵，這時(shí)左窗口將列出該項(xiàng)設(shè)計(jì)所有信號(hào)節(jié)點(diǎn)。由于設(shè)計(jì)者有時(shí)只需要觀察其中部分信號(hào)的波形，因此要利用中間的“=”鍵將需要觀察的信號(hào)選到右欄中，然后點(diǎn)擊OK鍵即可。 設(shè)置波形參量。波形編輯窗中已經(jīng)調(diào)入了半加器的所有節(jié)點(diǎn)信號(hào)，在為編輯窗的半加器輸入信號(hào)a和b設(shè)定必要的測(cè)試電平之前，首先設(shè)定相關(guān)的仿真參數(shù)。在Options選項(xiàng)中消去網(wǎng)格對(duì)齊Snap to Grid的選擇（消去勾），以便能夠任意設(shè)置輸入電平位置，或設(shè)置輸入時(shí)鐘信號(hào)的周期。 設(shè)定仿真時(shí)間寬度。選擇File項(xiàng)及其End time選項(xiàng)，在End time選擇窗中選擇適當(dāng)?shù)姆抡鏁r(shí)間域，如可選34us（34微秒），以便有足夠長(zhǎng)的觀察時(shí)間。加上輸入信號(hào)。現(xiàn)在可以為輸入信號(hào)a和b設(shè)定測(cè)試電平了。利用必要的功能鍵為a和b加上適當(dāng)?shù)碾娖?，以便仿真后能測(cè)試so和co輸出信號(hào)。波形文件存盤。選擇File項(xiàng)及其Save as選項(xiàng)，按OK鍵即可。由于存盤窗中的波形文件名是默認(rèn)的（），所以直接存盤即可。運(yùn)行仿真器。選擇MAX+plusII項(xiàng)及其中的仿真器Simulator選項(xiàng)，點(diǎn)擊跳出的仿真器窗口中的Start鍵。注意，剛進(jìn)入窗口時(shí)，應(yīng)該將最下方的滑標(biāo)拖向最左側(cè)，以便可觀察到初始波形。觀察分析波形。首先觀察半加器的時(shí)序波形。還可以進(jìn)一步了解信號(hào)的延時(shí)情況。 為了精確測(cè)量半加器輸入與輸出波形間的延時(shí)量，可打開時(shí)序分析器，方法是選擇左上角的MAX+plusII項(xiàng)及其中的Timing Analyzer選項(xiàng)，點(diǎn)擊跳出的分析器窗口中的Start鍵，延時(shí)信息即刻顯示在圖表中。其中左排的列表是輸入信號(hào)，上排列出輸出信號(hào)，中間是對(duì)應(yīng)的延時(shí)量，這個(gè)延時(shí)量是精確針對(duì)EPF10K20TC1444器件的。包裝元件入庫(kù)。選擇File項(xiàng)的“Open”選項(xiàng)，在“Open”窗中先點(diǎn)擊原理圖編輯文件項(xiàng)Graphic Editor Files，重新打開半加器設(shè)計(jì)文件，然后選擇File中的Create Default Symbol項(xiàng)，此時(shí)即將當(dāng)前文件變成了一個(gè)包裝好的單一元件，并被放置在工程路徑指定的目錄中以備后用。六、引腳鎖定 如果以上的仿真測(cè)試正確無(wú)誤，就應(yīng)該將設(shè)計(jì)編程下載進(jìn)選定的目標(biāo)器件中，如EPF10K10，作進(jìn)一步的硬件測(cè)試，以便最終了解設(shè)計(jì)項(xiàng)目的正確性。這就必須根據(jù)評(píng)估板、開發(fā)電路系統(tǒng)或EDA實(shí)驗(yàn)板的要求對(duì)設(shè)計(jì)項(xiàng)目輸入輸出引腳賦予確定的引腳，以便能夠?qū)ζ溥M(jìn)行實(shí)測(cè)。這里假設(shè)根據(jù)實(shí)際需要，要將半加器的4引腳a、b、co和so分別與目標(biāo)器件EPF10K20的第21和20腳相接，操作如下：選擇Assign項(xiàng)及其中的引腳定位Pin\Location\Chip選項(xiàng)，在跳出的窗口中的Node Name欄中用鍵盤輸入半加器的端口名，如a、b等。如果輸入的端口名正確，在右側(cè)的Pin Type欄將顯示該信號(hào)的屬性。在左側(cè)的Pin一欄中，用鍵盤輸入該信號(hào)對(duì)應(yīng)的引腳編號(hào)，如21等，然后按下面的Add鍵。分別將4個(gè)信號(hào)鎖定在對(duì)應(yīng)的引腳上，按OK鍵后結(jié)束。特別需要注意的是，在鎖定引腳后必須再通過(guò)MAX+plusII的Compiler選項(xiàng)，對(duì)文件從新進(jìn)行編譯一次，以便將引腳信息編入下載文件中。七、編程下載首先將下載線把計(jì)算機(jī)的打印機(jī)口與目標(biāo)板（如開發(fā)板或?qū)嶒?yàn)板）連接好，打開電源：下載方式設(shè)定。選擇MAX+plusII項(xiàng)及其中的編程器Programmer選項(xiàng)，跳出編程器窗口，然后選擇Options項(xiàng)的Hardware Setup硬件設(shè)置選項(xiàng)，在其下拉菜單中選ByteBlaster（MV）編程方式。此編程方式對(duì)應(yīng)計(jì)算機(jī)的并行口下載通道，“MV”是混合電壓的意思，主要指對(duì)ALTERA的各類芯核電壓（如5V、）的FPGA/CPLD都能由此下載。此項(xiàng)設(shè)置只在初次裝軟件后第一次編程前進(jìn)行，設(shè)置確定后就不必重復(fù)此設(shè)置了。 下載。點(diǎn)擊Configure鍵，向EPF10K20下載配置文件，如果連線無(wú)誤，應(yīng)出現(xiàn)報(bào)告配置完成的信息提示。到此為止，完整的設(shè)計(jì)流程已經(jīng)結(jié)束。VHDL文本輸入的設(shè)計(jì)可參考這一流程。八、設(shè)計(jì)頂層文件可以將前面的工作看成是完成了一個(gè)底層元件的設(shè)計(jì)和功能檢測(cè)，并被包裝入庫(kù)?，F(xiàn)在利用已設(shè)計(jì)好的半加器，完成頂層項(xiàng)目全加器的設(shè)計(jì)，詳細(xì)步驟可參考以上設(shè)計(jì)流程： 打開一個(gè)新的原理圖編輯窗，然后在元件輸入窗的本工程目錄中找到已包裝好的半加器元件h_adder，并將它調(diào)入原理圖編輯窗中。這時(shí)如果對(duì)編輯窗中的半加器元件h_adder雙擊，即刻彈出此元件內(nèi)部的原理圖。 完成全加器原理圖設(shè)計(jì)。 將當(dāng)前文件設(shè)置成Project，并選擇目標(biāo)器件為EPF10K20TC1444。 然后建立波形仿真文件。 輸入信號(hào)cin、bin和ain輸入信號(hào)電平的設(shè)置，啟動(dòng)仿真器Simulator，觀察輸出波形的情況。鎖定引腳、編譯并編程下載，硬件實(shí)測(cè)此全加器的邏輯功能。九、設(shè)計(jì)流程歸納 下圖是利用MAX+plusII進(jìn)行設(shè)計(jì)的一般流程，因此對(duì)原理圖輸入設(shè)計(jì)和文本方式的硬件描述語(yǔ)言設(shè)計(jì)輸入都能適用。圖523 MAX+plusII一般設(shè)計(jì)流程以上的“八”是一個(gè)多層次設(shè)計(jì)示例，其設(shè)計(jì)流程與上圖所示的單一層次設(shè)計(jì)完全一樣，此時(shí)低層次的設(shè)計(jì)項(xiàng)目只是高層項(xiàng)目（頂層設(shè)計(jì)）中的某個(gè)或某些元件，而當(dāng)前的頂層設(shè)計(jì)項(xiàng)目也可成為更高層設(shè)計(jì)中的一個(gè)元件。十、補(bǔ)充說(shuō)明為了使以上的各設(shè)計(jì)步驟表達(dá)得更為簡(jiǎn)潔和淺顯易懂，一些需要詳細(xì)說(shuō)明的內(nèi)容未能提及，故在此作為補(bǔ)充說(shuō)明詳述如下：編譯窗各功能項(xiàng)目塊含義如下： Compiler Netlist Extractor ：編譯器網(wǎng)表文件提取器，該功能塊將輸入的原理圖文件或HDL文本文件轉(zhuǎn)化成網(wǎng)表文件并檢查其中可能的錯(cuò)誤。該模塊還負(fù)責(zé)連接頂層設(shè)計(jì)中的多層次設(shè)計(jì)文件；此外還包含一個(gè)內(nèi)置的，用于接受外部標(biāo)準(zhǔn)網(wǎng)表文件的閱讀器。 Database Builder ：基本編譯文件建立器，該功能塊將含有任何層次的設(shè)計(jì)網(wǎng)表文件轉(zhuǎn)化成一個(gè)單一層次的網(wǎng)表文件，以便進(jìn)行邏輯綜合。 Logic Synthesizer ：邏輯綜合器，對(duì)設(shè)計(jì)項(xiàng)目進(jìn)行邏輯化簡(jiǎn)、邏輯優(yōu)化和檢查邏輯錯(cuò)誤。綜合后輸出的網(wǎng)表文件表達(dá)了設(shè)計(jì)項(xiàng)目中底層邏輯元件最基本的連接方式和邏輯關(guān)系。邏輯綜合器的工作方式和優(yōu)化方案可以通過(guò)一些選項(xiàng)來(lái)實(shí)現(xiàn)。 Partitioner ：邏輯分割器，如果選定的目標(biāo)器件邏輯資源過(guò)小，而設(shè)計(jì)項(xiàng)目較大，該分割器則自動(dòng)將設(shè)計(jì)項(xiàng)目進(jìn)行分割，使得它們能夠?qū)崿F(xiàn)在多個(gè)選定的器件中。 Fitter ：適配器，適配器也稱結(jié)構(gòu)綜合器或布線布局器。它將邏輯綜合所得的網(wǎng)表文件，即底層邏輯元件的基本連接關(guān)系，在選定的目標(biāo)器件中具體實(shí)現(xiàn)。對(duì)于布線布局的策略和優(yōu)化方式也可以通過(guò)設(shè)置一些選項(xiàng)來(lái)改變和實(shí)現(xiàn)。 Timing SNF Extractor ：時(shí)序仿真網(wǎng)表文件提取器，該功能塊從適配器輸出的文件中提取時(shí)序仿真網(wǎng)表文件，留待對(duì)設(shè)計(jì)項(xiàng)目進(jìn)行仿真測(cè)試用。對(duì)于大的設(shè)計(jì)項(xiàng)目一般先進(jìn)行功能仿真，方法是在Compiler窗口下選擇Processing項(xiàng)中的Functional SNF Extractor功能仿真網(wǎng)表文件提取器選項(xiàng)。 Assembler ：裝配器，該功能塊將適配器輸出的文件，根據(jù)不同的目標(biāo)器件，不同的配置ROM產(chǎn)生多種格式的編程/配置文件，如用于CPLD或配置ROM用的POF編程文件（編程目標(biāo)文件）；用于對(duì)FPGA直接配置的SOF文件（SRAM目標(biāo)文件）；可用于單片機(jī)對(duì)FPGA配置的Hex文件，以及其它TTFs、Jam、JBC和JEDEC文件等。