【正文】 Key_i or iteration_i or decrypt_i or new_key or s1_i or s2_i or s3_i or s4_i or s5_i or s6_i or s7_i or s8_i)begin R_i_var=R_i。 expandedR產(chǎn)生邏輯 expandedR[47]=R_i_var[0]。 …… expandedR[1]=R_i_var[0]。 expandedR[0]=R_i_var[31]。 previous_key=(Key_i)。 iteration=(iteration_i)。 decrypt=(decrypt_i)。 round_key=new_key。 KER=expandedR^round_key。 s1_o=(KER[47:42])。 s1_o產(chǎn)生邏輯 …… s8_o=(KER[5:0])。 Soutput[31:28]=s1_i。 Soutput、f產(chǎn)生邏輯 …… f[0]=Soutput[7]。 next_R=(L_i^f)。 expanRSig=(L_i^f)。 end DES頂層模塊des設(shè)計(jì)在DES模型的頂層模塊中，實(shí)例化了desround模塊和8個(gè)S代換部件，綜合之后各模塊之間連接關(guān)系：輸入密鑰key_i、待加密數(shù)據(jù)data_i的左半信號(hào)及右半信號(hào)各經(jīng)過(guò)一個(gè)兩路數(shù)據(jù)選擇器后連接到desround模塊的數(shù)據(jù)輸入端（Li[31:0]）和密鑰輸入端（Key_i[55:0]）。這里之所以需要數(shù)據(jù)選擇器，是因?yàn)槟K僅在load_i為高電平時(shí)接受外部數(shù)據(jù)，待加/解密數(shù)據(jù)和外部密鑰通過(guò)數(shù)據(jù)選擇器輸入到desround模塊的數(shù)據(jù)輸入端和密鑰輸入端。load_i信號(hào)持續(xù)一個(gè)時(shí)鐘周期以后會(huì)變?yōu)榈碗娖?，在此之后?shù)據(jù)選擇器將選擇輸出另一路數(shù)據(jù)，desround模塊每輪變換之后的輸出密鑰和數(shù)據(jù)，將被送到desround模塊的密鑰輸入端和數(shù)據(jù)輸出端執(zhí)行下一輪變換。16輪變換結(jié)束之后，ready_o會(huì)變?yōu)楦唠娖剑@時(shí)整個(gè)模塊的輸出data_o才為有效數(shù)據(jù)。ready_o信號(hào)持續(xù)一個(gè)時(shí)鐘周期以后又變?yōu)榈碗娖?，load_i再次上跳為高電平，模塊對(duì)下一個(gè)明文分組進(jìn)行加密。 DES加密方案設(shè)計(jì) 資源優(yōu)先設(shè)計(jì)方案資源優(yōu)先方案就是通過(guò)硬件設(shè)計(jì)出一個(gè)密鑰變換輪函數(shù)和一個(gè)明文變換輪函數(shù)，通過(guò)16輪反復(fù)調(diào)用這一個(gè)硬件系統(tǒng)實(shí)現(xiàn)一次DES加密運(yùn)算。由于16輪運(yùn)算都只占用一輪運(yùn)算所需的硬件資源，使硬件的開銷大大減少。但是，一個(gè)時(shí)鐘周期只能進(jìn)行一輪加密運(yùn)算，要完成整個(gè)加密過(guò)程要花費(fèi)16個(gè)時(shí)鐘周期，從而在速度性能上大打折扣。而采用循環(huán)法實(shí)現(xiàn)DES加密算法能達(dá)到減少資源占用的目的。 性能優(yōu)先設(shè)計(jì)方案性能優(yōu)先設(shè)計(jì)方案剛好與資源優(yōu)先設(shè)計(jì)方案相反。傳統(tǒng)方案是將循環(huán)全部打開配合流水線結(jié)構(gòu)進(jìn)行設(shè)計(jì),即將16輪函數(shù)進(jìn)行硬件級(jí)聯(lián)構(gòu)成一個(gè)16級(jí)的流水線結(jié)構(gòu)，提前生成16個(gè)子密鑰，隨著流水線的進(jìn)程發(fā)送給相對(duì)應(yīng)的流水級(jí)，從而達(dá)到16個(gè)數(shù)據(jù)塊同時(shí)加密的目的。這樣，從第一個(gè)數(shù)據(jù)塊開始加密起，每一個(gè)時(shí)鐘周期延時(shí)都會(huì)有一個(gè)數(shù)據(jù)塊進(jìn)行加密，經(jīng)16個(gè)時(shí)鐘周期延時(shí)后，得到最終的密文。流水線結(jié)構(gòu)設(shè)計(jì)通過(guò)一個(gè)時(shí)鐘周期即可進(jìn)行一個(gè)數(shù)據(jù)塊的加密，通過(guò)占用資源換取速度性能的提高。本文通過(guò)子密鑰的簡(jiǎn)化和S盒的優(yōu)化來(lái)改進(jìn)傳統(tǒng)的流水線結(jié)構(gòu)，實(shí)現(xiàn)一個(gè)占用資源少、加密速度快的加密系統(tǒng)。(1) 子密鑰的簡(jiǎn)單生成由DES加密算法原理可知，一個(gè)64bit的初始密鑰輸入后通過(guò)一次壓縮變換、移位變換、二次壓縮變換后得到第一輪子密鑰，其密鑰為48bit。由第一輪子密鑰變換結(jié)果可以看出：第一輪子密鑰的第…、4448位分別為初始密鑰的第53…、6531位。每一輪子密鑰產(chǎn)生的方法是一樣的，如果采用硬件描述語(yǔ)言按照其子密鑰產(chǎn)生的原理一步步地推導(dǎo)出16次DES迭代的密鑰，不僅僅是語(yǔ)言表述繁瑣，而且占用了很多的硬件資源。同時(shí)，由于每一輪子密鑰產(chǎn)生的時(shí)間并不相同，會(huì)給DES密碼的迭代運(yùn)算帶來(lái)很多不必要的麻煩。對(duì)密鑰變換原理進(jìn)行分析可以發(fā)現(xiàn)，每一輪子密鑰的產(chǎn)生只是將初始密鑰經(jīng)過(guò)置換和不同次數(shù)的循環(huán)移位。每一輪循環(huán)移位的次數(shù)對(duì)原始密鑰是固定的，其每一位相對(duì)于初始密鑰的每一位存在著固定的關(guān)系，由此可以列出每一輪子密鑰與初始密鑰之間的關(guān)系表，通過(guò)關(guān)系表采用硬件描述語(yǔ)言可同時(shí)產(chǎn)生16輪子密鑰。采用此方法大大簡(jiǎn)化了程序語(yǔ)言、節(jié)約了硬件的資源開銷。(2) S盒的優(yōu)化S盒的設(shè)計(jì)是DES算法的關(guān)鍵部分， S盒設(shè)計(jì)的優(yōu)劣將影響整個(gè)算法的性能。S盒是DES加密算法中唯一的非線性函數(shù)，S盒的非線性變換使算法達(dá)到很好的“混亂”效果，從而具有較強(qiáng)的安全性。S盒的原理是輸入6bit的數(shù)據(jù)，其中第1位和第6 位確定行，中間4bit確定列，通過(guò)行、列查表確定對(duì)應(yīng)的4 bit的輸出。根據(jù)S盒的工作原理，可直接使用輸入為6變量、輸出為4變量的case語(yǔ)句進(jìn)行描述，構(gòu)成一個(gè)4bit 64個(gè)存儲(chǔ)空間的表。然而這樣的語(yǔ)句雖然可讀性很強(qiáng)，但綜合的效率往往不高，占用資源過(guò)多，速度也比較低，使S盒成為系統(tǒng)速度的瓶頸。 總結(jié)本文主要使用Verilog HDL語(yǔ)言編寫DES加密模塊設(shè)計(jì)的實(shí)現(xiàn)，簡(jiǎn)要介紹了Verilog HDL在EDA仿真設(shè)計(jì)中的應(yīng)用，體現(xiàn)了Verilog HDL語(yǔ)言的靈活方便及無(wú)窮“魅力”。EDA技術(shù)代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向，它徹底改變了數(shù)字系統(tǒng)的設(shè)計(jì)方法和實(shí)現(xiàn)手段。隨著硬件描述語(yǔ)言Verilog HDL的普及以及FPGA的廣泛應(yīng)用，它必將在硬件設(shè)計(jì)領(lǐng)域發(fā)揮更重要的作用。本文利用ModelSim對(duì)DES加密算法程序進(jìn)行了仿真，得到的仿真波形初步驗(yàn)證了DES加密功能的正確性。本文按照資源優(yōu)先和性能優(yōu)先兩種不同的設(shè)計(jì)方案，分別采取循環(huán)法和流水線法予以實(shí)現(xiàn)。同時(shí)，對(duì)性能優(yōu)先方案提出了改進(jìn)方法即：子密鑰簡(jiǎn)單生成和S盒的優(yōu)化。通過(guò)對(duì)這三種方法進(jìn)行綜合仿真驗(yàn)證，證實(shí)了改進(jìn)流水線法的正確可行性。這兩種方案可以用于不同要求的應(yīng)用領(lǐng)域，具有較大的靈活性。致謝大學(xué)生活即將結(jié)束，論文也終于完成，從論文選題到搜集資料，從寫稿到反復(fù)修改，期間經(jīng)歷了喜悅、聒噪、痛苦和彷徨，在寫作論文的過(guò)程中心情是如此復(fù)雜。如今，伴隨著這篇畢業(yè)論文的最終成稿，復(fù)雜的心情煙消云散，自己甚至還有一點(diǎn)成就感。在此，我要感謝所有曾經(jīng)教導(dǎo)過(guò)我的老師和關(guān)心過(guò)我的同學(xué)，感謝周彥良老師在畢業(yè)設(shè)計(jì)過(guò)程中給我講解設(shè)計(jì)思想，幫我理清思路，使我的畢業(yè)設(shè)計(jì)順利進(jìn)行。本論文是在周彥良老師的精心指導(dǎo)下完成的，無(wú)論是在程序設(shè)計(jì)階段還是在論文寫作過(guò)程中，周老師都給予了我很大的支持與幫助。周老師的認(rèn)真負(fù)責(zé)、謙虛嚴(yán)謹(jǐn)?shù)墓ぷ鲬B(tài)度，嚴(yán)謹(jǐn)?shù)闹螌W(xué)精神和深厚的理論水平讓我獲益匪淺，對(duì)我以后的工作和學(xué)習(xí)都有巨大的幫助。衷心感謝周老師給予我的關(guān)心和指導(dǎo)，感謝我的同學(xué)在畢業(yè)設(shè)計(jì)中給予我的幫助。感謝在我學(xué)習(xí)過(guò)程中給予我?guī)椭乃腥?，因?yàn)榇蠹业膸椭?，我的論文才能順利地完成。畢業(yè)設(shè)計(jì)完成之際，大學(xué)生活即將結(jié)束，回首往事，感慨萬(wàn)千！四年光陰瞬息而逝，難免有些感傷，但更多的是美好的回憶。再次向那些培養(yǎng)、教育過(guò)自己的老師，關(guān)心、幫助過(guò)自己的同學(xué)們表示真誠(chéng)的感謝，無(wú)論身處何地，我都會(huì)想你們！參考文獻(xiàn)[1] 張延偉 楊金巖，Verilog HDL 程序設(shè)計(jì)實(shí)例詳解，人民郵電出版社，2008，258276[2] Tomst Denis ，Simon Johnson，沈曉斌，程序員密碼學(xué)，機(jī)械工業(yè)出版社，2006，1631[3] 毛明 ，大眾密碼學(xué)， 高等教育出版社，2003，513[4] Ranjan Bose ， 吳傳坤 ，信息論編碼與密碼學(xué)，機(jī)械工業(yè)出版社，2005，1835[5] 潘松，黃繼業(yè)，EDA技術(shù)與VHDL，北京：清華大學(xué)出版社，2007，311316[6] 夏宇聞，Verilog 數(shù)字系統(tǒng)設(shè)計(jì)教程，北京航空航天大學(xué)出版社，2008，1419 [7] 夏宇聞，復(fù)雜數(shù)字電路與系統(tǒng)的Verilog HDL設(shè)計(jì)技術(shù)，北京航空航天大學(xué)出版社，2005，2036[8] 趙世強(qiáng)，許杰，王興亮，電子電路EDA技術(shù)，西安電子科技大學(xué)出版社，2002，614[9] 譚會(huì)生，張昌凡，EDA技術(shù)及應(yīng)用，西安電子科技大學(xué)出版社，2001，112[10] 夏路易，電子電路EDA，太原理工大學(xué)出版社，2003，1021[11] 夏宇聞，Verilog教程課件，北京航空航天大學(xué)出版社，2007,116[12] 劉寶琴，數(shù)字電路與系統(tǒng)，北京清華大學(xué)出版社，1993,1223[13] 李國(guó)洪，沈明山，可編程器件EDA技術(shù)與實(shí)踐，北京：機(jī)械工業(yè)出版社，2004，2538[14] Samir HDL A Guide to Design and Synthesis 2th Edition,SunSoft Press A Prentice Hall Title ,2003,718[15] Wade Trappe Lawrence ，Cryptography and coding theory，Bejing: China Machine Press，2005，12037