【導讀】路中實現(xiàn)對鍵盤的掃描輸入，并通過LCD1602完成顯示功能。然后論述了本次畢業(yè)設計所應用的各硬件接口技術和各個接口模塊的功能。及工作過程,并具體描述了電路接口的軟、硬件調(diào)試過程。最后闡述了程序的流程和實現(xiàn)過程。本文編寫的主導思想是軟、硬件相結合，以硬件為基礎，來進行各功能模塊的編寫。司生產(chǎn)的FPGAEP1C6開發(fā)板上的EP1C6Q240C8N目標芯片上調(diào)試通過。

　　

【正文】 模塊讀取 鍵 盤輸入數(shù)據(jù) 。 CLR:輸入信號， 當鍵盤有字符輸入時，變?yōu)?低電平，此時 LCD 模塊讀取鍵盤數(shù)據(jù)。 DATA_IN[7..0]:數(shù)據(jù)輸入信號， 從鍵盤 輸入 的數(shù)據(jù) 送至 LCD1602 模塊，等待滿足條件時顯示。 LCD_RW:LCD 模塊的 寫控制信號 。 LCD_RS:LCD 模塊的 讀控制信號。 LCD_E:LCD 模塊的 使能信號。 DATA[7..0]:數(shù)據(jù)輸出信號，滿足條件時將該信號對應的字符顯示在液晶屏幕上。 主要 VHDL 源程序如下： BEGIN PROCESS_TCCLKCNT:PROCESS(CLK,CLR) BEGIN IF CLR=39。039。 THEN CLKCNT=0。 ELSIF CLK39。EVENT AND CLK=39。139。 THEN IF CLKCNT=40000 THEN CLKCNT=0。 TC_CLKCNT=39。139。 ELSE CLKCNT=CLKCNT+1。 TC_CLKCNT=39。039。 END IF。 END IF。 END PROCESS PROCESS_TCCLKCNT。 PROCESS_CLKDIV:PROCESS(TC_CLKCNT) BEGIN IF CLR=39。039。 THEN CLK_DIV=39。039。 ELSIF TC_CLKCNT39。EVENT AND TC_CLKCNT=39。139。 THEN CLK_DIV=NOT CLK_DIV。 END IF。 END PROCESS PROCESS_CLKDIV。 PROCESS_CLKINT:PROCESS(CLK_DIV) BEGIN IF CLR=39。039。 THEN CLK_INT=39。039。 ELSIF CLK_DIV39。EVENT AND CLK_DIV=39。139。 THEN CLK_INT=NOT CLK_INT。 END IF。 END PROCESS PROCESS_CLKINT。 PROCESS_LCDE:PROCESS(CLK_DIV) BEGIN IF CLR=39。039。 THEN LCD_E=39。039。 ELSIF CLK_DIV39。EVENT AND CLK_DIV=39。139。 THEN LCD_E=NOT LCD_E。 END IF。 END PROCESS PROCESS_LCDE。 PROCESS_MAIN1:PROCESS(CLK_INT,CLR) BEGIN IF CLR=39。039。 THEN FLAG=39。039。 DATA_INBUF=DATA_IN。 STATE=IDLE。 ELSIF CLK_INT39。EVENT AND CLK_INT=39。139。 THEN CASE STATE IS WHEN IDLE= IF FLAG=39。039。 THEN STATE=SETFUNCTION。 FLAG=39。139。 ELSE STATE=IDLE。 END IF。 WHEN SHIFT= LCD_RS=39。039。LCD_RW=39。039。DATA=00010000。STATE=IDLE。 WHEN CLEAR= LCD_RS=39。039。LCD_RW=39。039。DATA=00000001。STATE=SETMODE。 WHEN SETMODE= LCD_RS=39。039。LCD_RW=39。039。DATA=00000110。 STATE=SWITCHMODE。 WHEN RETURNCURSOR= LCD_RS=39。039。LCD_RW=39。039。DATA=00000010。STATE=SETMODE。 WHEN SWITCHMODE=LCD_RS=39。039。LCD_RW=39。039。DATA=00001100。STATE=SETDDRAM。 WHEN CLOSEDISPLAY= LCD_RS=39。039。LCD_RW=39。039。DATA=00001000。STATE=CLEAR。 WHEN SETFUNCTION= LCD_RS=39。039。LCD_RW=39。039。DATA=00111000。 IF FLAG_CLEAR=39。039。 THEN STATE=CLOSEDISPLAY。 FLAG_CLEAR=39。139。 ELSE STATE=SETMODE。 END IF。 WHEN SETCGRAM= LCD_RW=39。039。LCD_RS=39。039。DATA=01000000。 STATE=CLEAR。 WHEN SETDDRAM= IF DATA_INBUF/=00001000 AND COUNT16 THEN LCD_RS=39。039。LCD_RW=39。039。 DATA(7)=39。139。 COUNT=COUNT+1。 DATA(6 DOWNTO 0)=CONV_STD_LOGIC_VECTOR(COUNT,7)。 STATE=WRITERAM。 ELSIF DATA_INBUF/=00001000 AND COUNT=16 THEN LCD_RS=39。039。LCD_RW=39。039。 DATA(7)=39。139。DATA(6 DOWNTO 0)=1000000。COUNT=65。 STATE=WRITERAM。 ELSIF DATA_INBUF/=00001000 AND COUNT64 AND COUNT80 THEN LCD_RS=39。039。LCD_RW=39。039。DATA(7)=39。139。 DATA(6 DOWNTO 0)=CONV_STD_LOGIC_VECTOR(COUNT,7)。 COUNT=COUNT+1。 STATE=WRITERAM。 ELSE STATE=CLEAR。COUNT=0。 END IF。 WHEN WRITERAM= LCD_RS=39。139。LCD_RW=39。039。 DATA=DATA_INBUF。 STATE=SHIFT。 WHEN OTHERS=NULL。 END CASE。 END IF。 END PROCESS PROCESS_MAIN1。 END DRIVE。 程序中 使用的初始化過程 ： ① 延時 15ms； ② 寫指令 38H（不檢測忙信號）； ③ 延時 5ms； ④ 寫指令 38H（不檢測忙信號）； ⑤ 延時 5ms； ⑥ 寫指令 38H（不檢測忙信號）； ⑦ 檢測忙信號（以后每次寫指令、讀寫數(shù)據(jù)操作之前均需檢測忙信號）； ⑧ 寫指令 38H；（顯示模式設置） ⑨ 寫指令 08H；（顯示關閉） ⑩ 寫指令 01H，（顯示清屏） ? 寫指令 06H；（顯示光標移動設置） ? 寫指令 0CH；（顯示開及光標設置） 程序中狀態(tài)機轉化過程如圖 所示 : 圖 LCD顯示模塊狀態(tài)轉化圖 鍵盤接口驅動設計 當鍵盤有鍵按 下時，就將所該字符的 ASCII 碼從 RX_ASCII 傳出，時同將 RXRELEASED 拉低通知 LCD1602 接口驅動。 圖 為鍵盤接口模塊電路元件符號。 圖 鍵盤接口電路元件符號 圖中主要引腳功能名稱與功能如下 : CLK:時鐘輸入信號，接收從 256 分頻計輸出的頻率 RESET:復位信號 ,當其為低電平時，系統(tǒng)才把從鍵盤輸入的數(shù)據(jù) 送至 LCD 模塊 等待 顯示 。 RE_READ:鍵盤讀控制信號，從鍵盤接口電路接收到讀控制信號 TX_DATA[7..0]:數(shù)據(jù)輸入信號，從鍵盤輸入的字符的相應 ASCII 碼。 TX_WRITE:鍵盤寫控制信號，從鍵盤將輸入字符的 ASCII 碼寫入相應存儲模塊。 PS2_CLK:時鐘輸出信號。 RX_EXTENDED: RX_SHIFT_KEY_ON:鍵盤上、下?lián)豕δ芸刂菩盘?，當其為低電平時，顯示相應的下?lián)踝址?，而為高電平時顯示上擋字符。 RX_ASCII[7..0]:數(shù)據(jù)輸出信號，鍵盤輸入字符的相應 ASCII 碼。 由于 VHDL 程序 過長，詳請 見附錄 B。 程序中 狀態(tài)機轉化過程 如 圖 所示 : 圖 鍵盤接口電路狀態(tài)轉化圖 具體 通信過程如下： （ 1） PS/2 設備到主機的通信過程 此時 PS/2 設備為數(shù)據(jù)發(fā)送方，而主機為數(shù)據(jù)接收方，主機在接收數(shù)據(jù)時應保持空閑工作狀態(tài)。從前面的介紹可以知道， PS/2 設備提供通信時鐘，并且通信傳輸?shù)膸L為 11 位。數(shù)據(jù)傳輸?shù)臅r序如圖 所示： 圖 PS/2 設備到主機通信的數(shù)據(jù)傳輸時序圖 如果總線被禁止，那么 PS/2 設備在開始傳送數(shù)據(jù)前會一直等到總線開放為止。在總線開放后、開始發(fā)送起始位前 PS/2 設備將至少再等待 50ms。當 PS/2 設備等待發(fā)送數(shù)據(jù)時它首先檢查時鐘以確認該數(shù)據(jù)是否為高電平，如果不是，那么主機抑制了能信，此時 PS/2 設備進入等待或緩沖（將待 發(fā)送的數(shù)據(jù)放入緩沖區(qū)），等待時鐘變?yōu)楦唠娖健Ｈ绻麜r鐘線是低電平， PS/2 設備就可以開始傳送數(shù)據(jù)。 PS/2 設備發(fā)送數(shù)據(jù)過程如下： ① 等待 Clock 線變?yōu)楦唠娖剑? ② 延遲 50ms； ③ Clock 是否為高電平（否，跳到第 1 步）？ ④ Data 線是否為高電平（否，放棄發(fā)送）？ ⑤ 延遲 20ms； ⑥ 輸出超始位（ 1 位）； ⑦ 輸出 8 個數(shù)據(jù)位，并測試時鐘確認它是 否被主機拉低（是，說明主機要放棄本次傳送）； ⑧ 輸出校驗位（ 1 位）； ⑨ 輸出停止位（ 1 位）； ⑩ 延遲 30ms。 （ 2）主機到 PS/2 設備的通信過程 由于在發(fā)送過程中的時鐘都是由 PS/2 設備產(chǎn)生的，故主機要發(fā)送數(shù)據(jù)，則必須首先把時鐘和數(shù)據(jù)線設置為請求發(fā)送狀態(tài)，分以下兩步來完成： ① 通過下拉時鐘線至少 100ms 來抑制 PS/2 設備發(fā)送數(shù)據(jù)； ② 通過下拉數(shù)據(jù)線來請求發(fā)送，然后釋放時鐘線。 在第②步完成后， PS/2 設備在不超過 10ms 的間隔內(nèi)檢查這個狀態(tài)（時鐘線是否已經(jīng)釋放）。如果時鐘線已經(jīng)釋放， PS/2 設備再次 產(chǎn)生時鐘信號，然后在此時鐘下，依次放入 8 個數(shù)據(jù)位和一個停止位。主機僅能在時鐘為低電平時改變傳輸?shù)臄?shù)據(jù)值，數(shù)據(jù)則在時鐘脈沖的上升沿被鎖存。此過程與 PS/2 設備到主機通信的過程正好相反 在主機發(fā)送停止位后， PS/2 設備要應答收到的字節(jié)，此時 PS/2 設備把數(shù)據(jù)線拉低，并產(chǎn)生最后一個時鐘脈沖；如果主機在第 11 個時鐘脈沖后并不釋放數(shù)據(jù)線，那么 PS/2 設備將繼續(xù)產(chǎn)生時鐘脈沖直到數(shù)據(jù)線被釋放，然后 PS/2 設備將產(chǎn)生一個錯。數(shù)據(jù)傳輸?shù)臅r序圖如 圖 所示： 圖 主機到 PS/2 設備通信的數(shù)據(jù)傳輸時序圖 主機到 PS/2 設備發(fā)送過程如下： ① 延遲 15ms； ② 把數(shù)據(jù)線拉低； ③ 延遲 5ms； ④ 把時鐘線拉低； ⑤ 延遲 40ms； ⑥ 釋放時鐘線； ⑦ 延遲 5ms； ⑧ 釋放數(shù)據(jù)線； ⑨開始傳道數(shù)據(jù)、檢驗位、停止位； 六、全文總結 本設計使用 ALTERA 公司的 Cyclone 系列 FPGA 芯片 EP1C6Q240C8N 完成了對 PS/2 鍵盤接口電路和 1602 液晶顯示器的控制。 單獨的 1602 液晶顯示模塊可以顯示程序中既定的字符，系統(tǒng)整體電路可以完成從鍵盤輸入字符然后在 LCD 上顯示的效果，屏幕字符顯示滿時可以自動清屏。所設計系統(tǒng)電路 該 硬件電路連接簡單， 軟件程序簡潔， 對液晶的控制簡單 、 穩(wěn)定，且可改動性靈活 等優(yōu)點。同時本設計還有不完善的地方，比如只能顯示鍵盤上的字母、數(shù)字及一些簡單標點符號，而不能顯示有特定功能鍵，本人的能力水平有限需要在以后的工作中不斷的提升。 通過本次畢業(yè)設計，我學會了不少東西，從大的方面來講我學會了撰寫學術論文的方法，同時我也深深的體會到我們在大學里面學過的每一門 知識都有實在的用途。知識到用的時候才覺得少，所以我花了很大一段時間熟悉以前學過的基礎知識，沒有過硬的基礎知識要想很快地切入一個問題是一件很難的事。我感受到了大學里老師對我們的用心良苦。在畢業(yè)設計以前所學的知識是一個積累的過程，而做畢業(yè)設計卻是知識的匯總和升華的過程。大學生即將面臨的是就業(yè)問題，文憑只是企業(yè)招聘員工的一個方面，更重要的是個人的實踐能力。所以大四學生要通過做好畢業(yè)設計來完成學生與企業(yè)員工的轉變過程，而不要為了完成任務獲得一紙證書而去做畢業(yè)設計，要把它當作一門學問去學習，去研究，去體會，我想這樣的 話會有很大的收獲的。 致謝 本 畢業(yè)設計 論文是在 吳正平老師 的悉心指導下完成的。從課題的選擇到項目的最終完成， 吳老師給予我莫大的幫助，尤其在