【導讀】foreachapplication?8051devices.SingleEventEffects,Hardened-By-Design,microcontroller,radiationeffects.forHBDvalidation?library?Toanswerthis,other

　　

【正文】 一種開發(fā)工具。有許多工業(yè)供應商，他們供應這種控制器或把這種控制器集成到某種類型的系統(tǒng)芯片的結(jié)構(gòu)。醫(yī)學研究理事會和 高級微電子研究所 都選擇這個設備，但他們論證的是兩種截然不同固化工藝。醫(yī)學研究理事會的實例是使用時間鎖存，需要具體時間以確保單粒子效應減少到最低限度。 高級微電子研究所 采用超低功耗，以及布局和建筑固化工藝的設計原則來實現(xiàn)其結(jié)果。這些是與 Aeroflex聯(lián)合技術(shù)微電子中心（ UTMC ）完全不同的方法 ，抗輻射固化的 8051的工業(yè)供應商，利用抗輻射固化進程研制自己的 8051單片機。 一臺設備廣泛涉及的技術(shù)使得 8051成為技術(shù)評價的理想載體這項工作的目標是從 高級微電子研究所 得到 CMOS超低功耗輻射容錯 進程的技術(shù)評價 [ 3 ]。其他兩個過程 英特爾的 8051商業(yè)設備標準和采用國家最先進的加工從達拉斯半導體版本 — 是這個進程的基礎(chǔ)。商業(yè)研究一 一比較了他們的成本效益，性能和可靠性。 技術(shù)性能的評價是為測試微控制器開發(fā)硬件和軟件。完備進程中目的是優(yōu)化 測試過程以盡可能獲得完整的評價。 這包括利用現(xiàn)有的硬件和在微控制器上運行的軟件對所有子處理器進行評價。這個進程還會使 我們 較完整地理解如何測試復雜的結(jié)構(gòu)，如微控制器，以及將來如何更有效地測試這些結(jié)構(gòu)。 四 測試裝置 這一試驗的評價使用了三款器件。首先是美國航天局的設備，這是進行評估主要設備。其他兩個設備是兩種版本的商業(yè) 8051 ，分別由英特爾公司和美國達拉斯半導體制造。 英特爾的設備是無存儲器型，這是經(jīng)典的 8052 MCS 51單片機電路版。他們工作環(huán)境是額定電壓 +5伏，溫度范圍 在 0至 70 176。C ，時鐘頻率為 24兆赫。他們由英特爾 CHMOS IIIE進程制造的。 達拉斯半導體器件都很相似因為他們都是 ROMless 8052單片機，但他們加強方式不同。他們的額定電壓從 ,溫度在 0到 70 176。C ,時鐘頻率高達 25兆赫。第二次全內(nèi)置串口，增設七個中斷，一個看門狗定時器，一個掉電復位，雙數(shù)據(jù)指針和變速外設訪問。此外，重新設計技術(shù)核心，最終使該機器周期縮短，從而得到有效的處理能力，這大約是 （快）比標準的 8052器件。不同于器件工作所固有的 功能，這些功能沒有被利用是為了達拉斯和英特爾的測試代碼最大限度地相似。 CMOS設備是 MSC 51系列的一個版本，與超低功耗（ ULP）進程代工許可的 C8051 HDL核心兼容。 C8051設備在電源電壓為 500毫伏運行，高壓部分包括一個片上輸入 /輸出信號電平轉(zhuǎn)換接口。 超低功耗輻射容錯 技術(shù) C8051設備需要兩個單獨的電源電壓； 500毫伏和理想的接口電壓。 C8051是 ROMless與 MSC 51系列指令系統(tǒng)兼容的。 五，測試硬件 8051被測設備（ DUT）作為實用電腦組成部分進行了測試。除了 被測設備本身，在被測設備計算機其他組成部分從立即地區(qū)輻射光束被刪除。一個獨特的硬連線標識符字節(jié)所帶有的小卡（每種被測設備封裝類型有一個）控制被測設備，晶體，并旁路電容器（和電壓電平轉(zhuǎn)換為被測設備 ） 。這種“被測設備板”是由短 60導體帶狀電纜連接到“主板”。各主板的所有其他組件需要被測設備計算機完成，包括在一些設計名義上是沒有必要的組件（如外部內(nèi)存，外部 ROM和地址鎖存器） 。 被測設備計算機和測試控制計算機是由串行電纜連接，而兩者之間的通信由控制器（即運行定制的串行接口軟件）建立。這個控制器軟件涉 及被測設備的命令，被測設備碼的下載，和被測設備輻射前后搜集來的實時錯誤。 1赫茲信號源為被測設備提供了一個外部看門狗定時信號，其看門狗輸出是通過一個示波器監(jiān)測。監(jiān)測電源供應來得到閉鎖指示。 六 測試軟件 8051測試軟件的概念很簡單。它的目的是要作為一個模 塊化設計，為被測設備的每一個具體部分的設計一系列小型試驗程序 。因為每個試驗是獨立的，他們是獨立加載的，在被測設備也是相互獨立執(zhí)行的。這將確保在測試時只有 8051被測設備所需的部分在運行，并有助于測試時發(fā)生錯誤的精確定位。全部測試程序先駐存在控制器電 腦中，然后通過串行接口加載到被測設備計算機。這樣，個別試驗可以在任何時間被修改。還可以制定和補充額外的測試，而不會影響整體測試設計。只有駐存在被測設備永久編碼，是啟動代碼和在控制器 PC與被測設備建立之間的通信的串行代碼裝入例行程序。 所有執(zhí)行的測試程序： ? 外部通用異步接收和發(fā)送裝置（ UART接口），用來傳送錯誤信息和控制器計算機之間的通信。 ? 外部實時時鐘，作為數(shù)據(jù)錯誤標記。 ? 看門狗，必要時為 8051正常運行和重新啟動的可視化確認提供測試代碼。 ? “混亂”的例行程序，如果它偏離代碼空間就會重置 程序計數(shù)器。 ? 外部遙測數(shù)據(jù)存儲器，數(shù)據(jù)傳輸發(fā)生中斷時提供的數(shù)據(jù)備份。 應當指出的是，考慮到所有接收數(shù)據(jù)最高的可靠性，每個試驗中，返回遙測（包括時間標記） 被同時送往測試控制器和遙測內(nèi)存。每一個軟件測試使用簡要介紹如下： 中斷 這項測試用到 6個可用中斷矢量圖中的 4個來觸發(fā)例程（串行，外部，定時器 0溢出，以及定時器 1溢出），累加器定期地與一個已知值比較，然后啟動例行程序順序地修改累加器的值。意外值傳與寄存器信息一起傳送。 邏輯 這個測試進行了一系列的邏輯和數(shù)學計算，并提供三種類型的錯誤鑒定 ： 1 ）加法 /減法， 2 ）邏輯運算 ， 3 ） 乘法 /除法。計算和期望值的所有不匹配與其他有關(guān)寄存器信息一起傳送。 存儲器 這項測試間接地用 0x55模式裝在內(nèi)部數(shù)據(jù)存儲器的地址 D： 0x20到 D：0xff （或 D ： 0x20到 D： 0x080為 CMOS超低功耗輻射容錯 被測設備）。當 出錯信息和寄存器值被傳送， 不斷進行比較 ，糾正。 程序計數(shù)器 取不同的偏移地址時，該程序計數(shù)器是用來取常數(shù)的。常數(shù)與已知值進行比較，不匹配結(jié)果與有關(guān)寄存器信息一起傳送。 寄存器 這項測試程序裝在中的四（ 0,1,2,3 ）段的通用寄存器或者 0xAA （段0和 2 ）或 0x55 （段 1和 3 ） 。模式交替為了測試狀態(tài)字（ PSW）特殊功能寄存器，其中控制通用寄存器段的選擇。然后通用寄存器段，比較他們的預期值。所有不匹配被更正，錯誤信息傳送。 特殊功能寄存器（ SFR） 這項測試使用可特殊功能寄存器 21位中的 12位的已知靜態(tài)值，然后不斷地比較已知值與當前值。 不匹配與已知值和錯誤信息被重新裝入。 棧 這項測試通過把操作數(shù)壓入和彈出堆棧進行運算。意外值由于堆棧的錯誤或堆棧指針本身和有關(guān)的寄存器信息被傳送。 七 測試 方法 通過執(zhí)行位于地址 0x0000指令代碼來啟動被測設備計算機。起初，這個地址的設備是一個以前載有“開機 /串行裝載機”代碼的可擦寫可編程只讀存儲器。此代碼初始化被測設備計算機及接口通過串行連接的計算機的控制，“測試控制器”。被測設備計算機下載測試代碼并把它放入程序代碼存儲器（位于被測設備計算機主板） 。然后啟動電路，同時進行兩個功能： 被測設備的復位線保持有效一段時間（ 大約 10毫秒） ； 并且，駐存在程序碼 RAM的測試代碼映射到地址 0x0000 （在被測設備計算機內(nèi)存空間該可擦寫可編程只讀存儲器將不再被 訪問）。蘇醒后，從重置，通過執(zhí)行地址 0x0000指令代碼再次啟動被測設備電腦 ，但這個時候，代碼不是啟動 /串行裝入程序代碼，而是測試代碼。 不論在被測設備計算機的功能性如何，測試控制計算機始終保留了強制重置 /映射功能。因此，如果測試運行沒有一個單一事件功能中斷（ SEFI ） 無論是被測設備計算機本身或測試控制器可以終止了測試，并允許執(zhí)行后測試功能。如果SEFI發(fā)生，測試控制器強制重新啟動到開機 /串行裝入程序代碼然后執(zhí)行后的測試功能。 在被測設備的任何測試，被測設備行使的部分功能（例如，寄存器操作或 內(nèi)部 RAM的檢查，或定時器操作）在最高利用可能，同時使最小定期報告的測試控制計算機轉(zhuǎn)達的被測設備計算機仍然起作用。如果此報告停止，測試控制器知道了，一個 SEFI 發(fā)生。這種定期的數(shù)據(jù)被稱為“遙測” 。如果被測設備遇到了一個錯誤，不能中斷功能（例如，數(shù)據(jù)寄存器不匹配）通過描述的錯誤串口有發(fā)出一個更多的長篇報告，并繼續(xù)進行測試。 八 討論 為什么 CMOS超低功耗輻射容錯 設備不發(fā)生閉鎖現(xiàn)象，主要原因是 作電壓低于閉鎖發(fā)生需要的額定電壓。此外，所使用的元件庫還引進了重型雙防護方案 [ 4 ] 。這個方案已被證明能多次非常有效地使 CMOS 電路完全不受 SEL高達 120 MeVcm2/mg測試限制的影響 。電路工作在 5, ， CMOS超低功耗輻射容錯 電路也是可以的。 在一個實例中，一個在 非外延 晶圓上制造的 5伏的電路不受 SEL的測試限制的影響。 CMOS超低功耗輻射容錯設備設計即使在考慮到 ，仍選擇繼續(xù)支付防護的固定成本（ ? 1015 ％ ）。但是，考慮到實用的回偏電壓，電壓可以超過現(xiàn)在的額定電壓。 B．單粒子翻轉(zhuǎn) CMOS超低功耗輻射容錯 設備使用的存儲單元的一級結(jié)構(gòu)是單粒子防護技術(shù)（ SERT） [ 5 ] 。假設了單粒子防護技術(shù)單元拓撲和單粒子翻轉(zhuǎn)節(jié)點，預計在單粒子防護技術(shù)單元將完全不受存在內(nèi)部的存儲單元本身的 SEUs的影響。顯然還有其他的事情。 CMOS超低功耗輻射容錯 8051 此處所報告的結(jié)果與 CMOS超低功耗輻射容錯 CCSDS無損壓縮芯片（ USES）獲得的一些結(jié)果非常相似 [ 6 ] CMOS超低功耗輻射容錯 CCSDS無損壓縮芯片的合成使用了與 CMOS超低功耗輻射容錯 8051相同的工具和程序庫。 在兩個有效的線 性能量轉(zhuǎn)移值， MeVcm2/mg 時， CMOS超低功耗輻射容錯 CCSDS無損壓縮芯片 ,SEU截面數(shù)據(jù) [ 7 ]作為一個頻率的函數(shù)。在橫截面與時鐘成比例時，這兩種情況下數(shù)據(jù)與線性模式擬合良好。 在線性能量轉(zhuǎn)移，零攔截頻率基本上發(fā)生在零斷面點，這表明從組合邏輯可以獲得所有這些 SEUs被 SETs。 線性能量轉(zhuǎn)移 ， SET（頻變）的組件是位于的“直流偏置” 組件的上面 大概是發(fā)生內(nèi)部的第二次翻轉(zhuǎn)機制的單粒子防護技術(shù)元件有效的線性能量轉(zhuǎn)移閘值排在第二位。 CMOS超低功耗輻射容錯設備使用的方案是基于單粒子防護技術(shù)元件容錯輸入性質(zhì)，此時多余的輸入數(shù)據(jù)是提供給單獨的存儲節(jié)點。思路是多余的輸入數(shù)據(jù)是由一個總的重復組合邏輯（稱為“雙軌設計” ）提供， 這樣一個防護上簡單的 SET就不能產(chǎn)生翻轉(zhuǎn)。因此，其他的一些翻轉(zhuǎn)機制就要發(fā)生。單個粒子刪除是把一個 SET放在邏輯流的兩個半部分上， 邏輯流允許一個 SET產(chǎn)生一個翻轉(zhuǎn)。小心地把雙重敏感節(jié)點單粒子防護技術(shù)元件分開，但組合邏輯路徑的自動布線要與雙敏感節(jié)點足夠接近。 在這一點上， CMOS超低功耗輻射容錯 SEU理論的解釋是，在一 個有效的線性能量轉(zhuǎn)移 20個值中，能量集中點足夠廣泛，足以（和正確的位置）在組合邏輯流的兩個半部分產(chǎn)生一個 SET。增加有效的線性能量轉(zhuǎn)移使這種效應涉及的范圍更廣，由此產(chǎn)生了更大的橫截面。 此外，第二個 SEU機制，開始約 4060線性能量轉(zhuǎn)移，收集足夠多的干擾，能夠有效地翻轉(zhuǎn)的 單粒子防護技術(shù)元件的 冗余存儲節(jié)點倍數(shù)。在這 庫，節(jié)點分離是幾微米。 然而，因為它只需負責打破 1節(jié)點操作系統(tǒng)在 ，具有與晶體管有效的閾值約 70毫伏，這是可能的效果得到遵守。 如圖 9所示的另外一個 事實，即每比特內(nèi)存破壞截面 CMOS超低功耗輻射容錯設備和工業(yè)技術(shù)大約平等，表明元件本身已對翻轉(zhuǎn)敏感。 九 結(jié)論 利用 8051微控制器作為測試工具，完成了對加固工藝（ CMOS超低功耗輻射容錯技術(shù) ）單粒子效應敏感性的詳細比較。本文討論了所用到的測試方法并提出了一種比較方法，通過采集數(shù)據(jù)比較工業(yè)技術(shù)與 CMOS超低功耗輻射容錯技術(shù)。 CMOS超低功耗輻射容錯設備有較高的線性能量轉(zhuǎn)移閘值并且始終不發(fā)生閉鎖現(xiàn)象。除了在線性能量轉(zhuǎn)移最高值時的存儲器的測試，所有翻轉(zhuǎn)粒子橫截面曲線都比工業(yè)設備的低 12個數(shù)量級。此 外，提出了解釋了這些結(jié)果的理論，這個理論以 CMOS超低功耗輻射容錯 技術(shù)為基礎(chǔ)。 本文還證明了把硬度量化成固化工藝的測試方法。通過在器件結(jié)構(gòu)（即，不只是一個測試芯片）應用 HBD技術(shù) ，以及等價商業(yè)設備比較結(jié)果， 人們可以有信心在這一的硬度水平將可從該技術(shù)在任何硬件設計電路應用。 致謝 本文作者要感謝這項工作的發(fā)起者。他們是美國航天局電子零部件和包封程序（ NEPP ） ， 美國航天局的飛行計劃，防衛(wèi)威脅降低局（ DTRA ） 。