【正文】 時(shí)，管子截止，相當(dāng)于開關(guān)斷開； 同樣，對(duì) P溝道增強(qiáng)型 MOS管來說： ?當(dāng) |VGS| |VT|時(shí)，管子截止，相當(dāng)于開關(guān)斷開； ?當(dāng) |VGS| |VT|時(shí)，管子導(dǎo)通，導(dǎo)通電阻很小，相當(dāng)于開關(guān)閉合 。 62 CMOS反相器 1. CMOS反相器的工作原理 2. CMOS反相器的特點(diǎn) 3. CMOS反相器的傳輸特性 4. CMOS反相器的工作速度 63 1. CMOS反相器的工作原理 V DD T P T N v O v I V V VDD TN TP(＞ ? )64 V DD T P T N v O v I 當(dāng) vI = 0 V時(shí) VDD O F FO F FONDDHO RRRVV?=1. CMOS反相器的工作原理 VGSN =0 ＜ VTN TN管截止； |VGSP|=VDD＞ VTP 電路中電流近似為零 （ 忽略 TN的截止漏電流 ） ,VDD主要降落在 TN上 ， 輸出為高電平VOH TP管導(dǎo)通。 ≈ VDD 65 V DD T P T N v O v I 當(dāng) vI =VOH= VDD時(shí) ONO F FONDDLO RRRVV?=AL =1. CMOS反相器的工作原理 VGSN =VDD VTN TN管導(dǎo)通； |VGSP|= 0 VTP TP管截止。 此時(shí)， VDD主要降在 TP管上，輸出為高電平VOL : 66 2. CMOS反相器的特點(diǎn) V DD T P + v SGP v O v I + – – T N i D 因而 CMOS反相器的靜態(tài)功耗極?。ㄎ⑼邤?shù)量級(jí)）。 T1和 T2只有一個(gè)是工作的， 67 3. CMOS反相器的工作速度 iDN CL vO vI TP TN VDD VDD iDP v O vI= 0V CL 在電容負(fù)載情況下，它的開通時(shí)間與關(guān)閉時(shí)間是相等的，這是因?yàn)殡娐肪哂谢パa(bǔ)對(duì)稱的性質(zhì)。 平均延遲時(shí)間： 10ns 小 小 68 CMOS 門電路 與非門 二輸入 “ 與非 ” 門電路結(jié)構(gòu)如圖 每個(gè)輸入端與一 個(gè) NMOS管和一個(gè) PMOS管的柵極相連 ?當(dāng) A和 B為高電平時(shí) : 1 兩個(gè)并聯(lián)的 PMOS管T T4 兩個(gè)串聯(lián)的 NMOS T T2 通 通 止 止 0 1 0 1 通 止 通 1 止 ?當(dāng) A和 B有一個(gè)或一個(gè)以上為低電平時(shí) : 電路輸出高電平 輸出低電平 ? 電路實(shí)現(xiàn)“與非”邏輯功能 ABF =69 2. 或非門電路 T P2 B A T N2 T N1 V DD L 1 ?當(dāng) A、 B全為低電平時(shí) CMOS 門電路 0 0 輸出為高電平時(shí) 70 2. 或非門電路 ?當(dāng)輸入端 A、 B都為高電平時(shí)， ?當(dāng) A、 B全為低電平時(shí)， BAL ?= CMOS 門電路 ?當(dāng) A、 B中有一個(gè)為高電平時(shí) T P2 B A T N2 T N1 V DD L 0 1 1 輸出為高電平時(shí) 輸出為低電平時(shí) 輸出必為低電平時(shí) 71 3. 異或門電路 V DD B A L = A ? B X BABAXBAL???=??=BABA ???== ?A B由或非門和與或非門組成 BAX ?=AB72 CMOS傳輸門 1. CMOS傳輸門電路 (TG) C T P v O / v I v I /v O + 5V – 5V T N C C v O / v I v I / v O TG C 是一種傳輸信號(hào)的可控開關(guān)，截止電阻 107Ω，導(dǎo)通電阻 幾百 Ω，所以是一個(gè)理想的開關(guān)。 結(jié)構(gòu)對(duì)稱，其漏極和源極可互換，它們的開啟電壓 |VT|=2V 。 它廣泛地用于采樣 ?保持電路、 斬波電路、模數(shù)和數(shù)模轉(zhuǎn)換電路等。 由互補(bǔ)的信號(hào)電壓來控制，分別用 C和 C 表示。 73 CMOS傳輸門電路的工作原理 設(shè) TP和 TN的開啟電壓 |VT|=2V， 且輸入模擬信號(hào)的變化范圍為－ 5V到 +5V。 C T P v O / v I v I / v O +5V – 5V T N C 當(dāng) c端接低電壓 ?5V時(shí) ?5V +5V ?5V~+5V 開關(guān)斷開 C T P v O / v I v I / v O +5V – 5V T N C 當(dāng) c端接高電壓 +5V +5V ?5V ?I＜ ?3V ?I+3V － 3V~+3V 一管導(dǎo)通程度愈深，另一管導(dǎo)通愈淺，導(dǎo)通電阻近似為一常數(shù)。 74 3. CMOS邏輯門電路的技術(shù)參數(shù) 系列 參數(shù) 基本的CMOS (4000/4000B系列 ) 高速 CMOS (74HC系列 ) 與 TTL兼容的高速 MOS (74HCT系列 ) 與 TTL兼容的高速 BiCMOS (74BCT)系列 tpd/ns (CL=15pF) 75 10 13 PD/mw ~ DP/pJ ~22 CMOS門電路的性能比較 75 正負(fù)邏輯問題 正負(fù)邏輯規(guī)定 ?在邏輯電路中，輸入和輸出一般都用電平來表示。若用 H和 L分別表示高、低電平，則門電路的功能可用如圖所示的電平表來描述。 A B L L L H L H H H L H H H L A B L 0 0 1 0 1 1 1 1 1 1 1 0 A B L 1 1 0 1 0 0 0 1 0 0 0 1 正邏輯與非門 負(fù)邏輯或非門 二、正負(fù)邏輯的等效變換 與非 或非 ， 或， 非 非 與 邏輯門電路使用中的幾個(gè)實(shí)際問題 一、 TTL與 CMOS門電路之間的接口技術(shù) TTL驅(qū)動(dòng) CMOS 電平匹配問題 B A C ≥ 1≡ L +3 18V 10K B A amp。 TTL + 5V ≥ 1≡ … … … 采用 0C門 邏輯門電路使用中的幾個(gè)實(shí)際問題 一、 TTL與 CMOS門電路之間的接口技術(shù) TTL驅(qū)動(dòng) CMOS 電平匹配問題 B A amp。 TTL + 5V ≥ 1≡ C M O S +3 18 V 采用專用電平移動(dòng)器40109 VCC VDD 邏輯門電路使用中的幾個(gè)實(shí)際問題 CMOS驅(qū)動(dòng) TTL 增加驅(qū)動(dòng)電流問題 B A amp。 TTL + 5V ≥ 1≡ C M O S +3 18 V 采用三極管反相器作接口 V CC R c T R 2 B A amp。 TTL + 5V … … 邏輯門電路使用中的幾個(gè)實(shí)際問題 CMOS驅(qū)動(dòng) TTL 增加驅(qū)動(dòng)電流問題 B A amp。 TTL + 5V ≥ 1≡ C M O S +3 18 V 采用專用器件作接口 B A amp。 TTL + 5V … … 4049 4050 40107 2 10 邏輯門電路使用中的幾個(gè)實(shí)際問題 二、 TTL與 CMOS門電路外接負(fù)載問題 三、抗干擾措施 自學(xué) 多余輸入端的處理措施 去耦合電容 每個(gè)芯片加接 ， 同時(shí)將10100μF的電容與直流電源并聯(lián)，濾除不需要的頻率成分 接地及安裝工藝