電子技術(shù)課程設(shè)計(jì)數(shù)字式競(jìng)賽搶答器-資料下載頁
2024-10-27 03:17本頁面
【導(dǎo)讀】常設(shè)置一臺(tái)搶答器，通過數(shù)顯、燈光及音響等多種手段指示出第一搶答者。同時(shí)，還可以設(shè)置計(jì)分、犯規(guī)及獎(jiǎng)懲記錄等多種功能。鈕供搶答者使用。在主持人將系統(tǒng)復(fù)位并發(fā)出搶答。的組別，同時(shí)揚(yáng)聲器發(fā)出“嘟嘟”的雙音音響，且持續(xù)2-3秒。電路應(yīng)具備自鎖功能，使別組的搶答開關(guān)不起作用。答對(duì)一次加10分，否則減10分。別顯示的控制信號(hào)若干，各組計(jì)分動(dòng)態(tài)顯示的控制信號(hào)若干。由以上分析可知，可將整個(gè)系統(tǒng)分為兩個(gè)主要模塊：搶答鑒別模塊QDJB；對(duì)于需要顯示的信息，需要接譯碼器，進(jìn)行顯示譯碼。整個(gè)系統(tǒng)的組成框圖如圖（一）所示。應(yīng)的選手計(jì)分?jǐn)?shù)碼管JF2_A-JF0_A、JF2_B_JF0_B、JF2_C-JF0_C、JF2_D-JF0_D. 完成第一輪搶答后，主持人清零，接著重新開始，步驟如上。在此設(shè)計(jì)電路中用到的器件有JFQ、QDJB、YMQ。當(dāng)其中一位選手搶答并回答問題正確，此模塊實(shí)現(xiàn)加分功能。四位選手誰先搶答，則顯示該選手，進(jìn)行鑒別功能。此模塊將顯示搶答成功者的組別。
【正文】 DOUT7 為 7D。 當(dāng) AIN4 為 0111 時(shí)輸出 DOUT7 為 07。 當(dāng) AIN4 為 1000 時(shí)輸出 DOUT7 為 7F。 當(dāng) AIN4 為 1001 時(shí)輸出 DOUT7 為 6F。 由以上的仿真結(jié)果與譯碼器的功能能夠?qū)?yīng)上的。由此證明了此模塊是正確的?？梢栽谙旅娴膶?shí)驗(yàn)中直接調(diào)出使 用。 QDJB 的 STATE[3..0]與 JFQ 的 CHOS[3..0]和 YMQ 的 AIN4[3..0]連接。 12 五、 總體設(shè)計(jì)電路圖 搶答器 頂層電路原理圖 A、 B、 C、 D 四位選手誰最先搶答成功 ，則此選手的臺(tái)號(hào)燈（ LEDALEDD）就變亮，若選手回答問題正確，將對(duì)其進(jìn)行加分， 若回答錯(cuò)誤，則給搶答成功組減分， 并將該組的總分顯示在對(duì)應(yīng)的選手計(jì)分?jǐn)?shù)碼管 JF2_AJF0_A、 JF2_BJF0B、JF2_CJF0C、 JF2_DJF0_D 上。完成第一輪搶答后 ，主持人清零，接著重新開始，步驟如上。 13 搶答器整個(gè)系統(tǒng)的仿真圖 由仿真圖可知，當(dāng) RST=1， CLR=1， ADD=0， A=1， B=0， C=0， D=0，則 LEDA=1。ZBXS[6..0]=8F， JF2A[3..0]=0， JF1A[3..0]=0， JFA[3..0]=0。 由于管腳太多，實(shí)驗(yàn)箱上只能接有限多個(gè)管腳，管腳分配情況如下： 管腳編號(hào) 管腳定位 27 CLR 28 A 29 B 30 C 38 D 42 RST 44 ADD 47 LEDA 48 LEDB 49 LEDC 50 LEDD 59 JF2_A3 60 JF2_A2 61 JF2_A1 62 JF2_A0 管腳分配圖 14 在 EDA 實(shí)驗(yàn)箱上驗(yàn)證所設(shè)計(jì)的電路， CLR 接高頻率， A、 B、 C、 D 四個(gè)選手接高低電平， 鑒別器的輸出分別接 指示燈，譯碼器的輸出接 LED 數(shù)碼管 ， 加分器的輸出將接計(jì)分顯示 譯碼 器。當(dāng) 主持人按下使能端時(shí)，四個(gè)選手同時(shí)開始進(jìn)行搶答，若 A 第一個(gè)搶答時(shí)， 即當(dāng) A 接到高電平時(shí)， A 燈將變亮，若回答問題正確，則主持 人將對(duì)其進(jìn)行加分，顯示在該組別的譯碼器上。 六、 設(shè)計(jì) 心得體會(huì) 三周的課程設(shè)計(jì)，給我印象最深的是要設(shè)計(jì)一個(gè)成功的電路， 必須要有耐心，要有堅(jiān)持的毅力。在整個(gè)電路的設(shè)計(jì)過程中，花費(fèi)時(shí)間最多的是各個(gè)單元電路單元的連接及電路的細(xì)節(jié)設(shè)計(jì)上 ，如每個(gè)模塊都必須通過 VHDL 語言來生成，以便調(diào)用。在多種方案的選擇中，我仔細(xì)比較分析其原理以及可行的原因，最后還是在老師的耐心指導(dǎo)下，使整個(gè)電路可穩(wěn)定工作。 通過課程設(shè)計(jì)，使我們將課堂上的理論知識(shí)有了進(jìn)一步的 了解，并增強(qiáng) 了我對(duì)數(shù)字電子技術(shù)這門課程的興趣。此次實(shí)驗(yàn)還運(yùn)用了 EDA 的知識(shí) ，對(duì)MAXPLUSⅡ進(jìn)行了進(jìn)一步利用和掌握 ,操作更加熟練。了解了更多元器件的工作原理。 但同時(shí)也表明了我在知識(shí)方面掌握的不足，在此次設(shè)計(jì)過程中，由于頻繁使用 MAXPLUSⅡ，因此使我在電腦操作上有了進(jìn)一步的提高。 整個(gè)實(shí)驗(yàn)過程中，我深刻體會(huì)到在設(shè)計(jì)過程中，需要反復(fù)實(shí)踐，其過程 很可能及其煩瑣，有時(shí)花很長時(shí)間才能設(shè)計(jì)出來所需的電路，那時(shí)心中未免有些灰心， 有時(shí)還特別想放棄，此時(shí)更加需要靜下心來，查找原因 。對(duì)于不明白的地方，要虛心的向同學(xué)請(qǐng)教，直到搞明白為止。 盡管這次設(shè)計(jì)性試驗(yàn)做的不夠理想，但我畢竟努力嘗試過了 ，我會(huì)在以 后的學(xué)習(xí)和生活中繼續(xù)努力，對(duì)于欠缺不足的地方，我會(huì)努力改正，努力學(xué)習(xí)培養(yǎng)獨(dú)立思考的能力，從而為以后的設(shè)計(jì)性實(shí)驗(yàn)奠定基礎(chǔ)。
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1