word版可編輯-pcb設(shè)計規(guī)范精心整理-資料下載頁
2025-04-07 06:53本頁面
【正文】 求。十九、 降低噪聲與電磁干擾的一些經(jīng)驗1 電源線的設(shè)計 電源線盡量短，走直線，而且最好走樹形、不要走環(huán)形 選擇合適的電源 盡量加寬電源線 使用抗干擾元器件(磁珠、電源濾波器等) 電源入口添加去耦電容 2 地線的設(shè)計 模擬地與數(shù)字地分開 盡量采用單點接地 盡量加寬地線 將敏感電路連接到穩(wěn)定的接地參考源 對PCB板進行分區(qū)設(shè)計，把高帶寬的噪聲電路與低頻電路分開 盡量減少接地環(huán)路的面積 3 元器件的配置 不要有過長的平行信號線 保證PCB的時鐘發(fā)生器、晶振和CPU的時鐘輸入端盡量靠近，同時遠離其他低頻器件 元器件應(yīng)圍繞核心器件進行配置，盡量減少引線長度 對PCB板進行分區(qū)布局 考慮PCB板在機箱中位置和方向 縮短高頻元器件之間的引線 4 去耦電容的配置 每10個集成電路要加一片充放電電容 引線式電容用于低頻，貼片式電容用于高頻 對抗噪聲能力弱、關(guān)斷時電源變化大的器件要加高頻去耦電容 電容之間不要共用過孔 去耦電容引線不能太長 5 降低噪聲和電磁干擾的原則 能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。 可用串一個電阻的辦法，降低控制電路上下沿跳變速率。 盡量為繼電器等提供某種形式的阻尼。 使用滿足系統(tǒng)要求的最低頻率時鐘 時鐘產(chǎn)生器盡量*近到用該時鐘的器件。石英晶體振蕩器外殼要接地。 用地線將時鐘區(qū)圈起來，時鐘線盡量短。 I/O驅(qū)動電路盡量*近印刷板邊，讓其盡快離開印刷板。對進入印制板的信號要加濾波，從高噪聲區(qū)來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。 MCD無用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。 閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端。 印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠一些。 單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗，經(jīng)濟是能承受的話用多層板以減小電源，地的容生電感。 時鐘、總線、片選信號要遠離I/O線和接插件。 模擬電壓輸入線、參考電壓端要盡量遠離數(shù)字電路信號線，特別是時鐘。 對A/D類器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交*。 時鐘線垂直于I/O線比平行I/O線干擾小，時鐘元件引腳遠離I/O電纜。 元件引腳盡量短，去耦電容引腳盡量短。 關(guān)鍵的線要盡量粗，并在兩邊加上保護地。高速線要短要直。 對噪聲敏感的線不要與大電流，高速開關(guān)線平行。 石英晶體下面以及對噪聲敏感的器件下面不要走線。 弱信號電路，低頻電路周圍不要形成電流環(huán)路。 任何信號都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。 每個集成電路一個去耦電容。每個電解電容邊上都要加一個小的高頻旁路電容。 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時，外殼要接地 除了地線，能用細線的不要用粗線 用串聯(lián)電阻的方法來降低電路信號邊沿的跳變速率 石英晶振的外殼要接地、晶振下面避免走線 閑置不用的門電路不要懸空 時鐘線垂直于IO線是干擾小 盡量讓時鐘線周圍的電動勢趨于零 IO驅(qū)動電路盡量靠近PCB的邊緣 任何信號不要形成回路 對高頻板，電容的分布電感不能忽略，電感的分布電容也不能忽略 通常功率線、交流線盡量布置在和信號線不同的板子上 6 其他設(shè)計原則 CMOS的未使用引腳要通過電阻接地或電源 有RC電路來吸收繼電器等元件的放電電流 總線上加10K左右上拉電阻有助于國抗干擾 采用全譯碼有更好的抗干擾性 元器件不用引腳通過10K電阻接電源 總線盡量短，盡量保持一樣長度 發(fā)熱元器件盡量避開敏感元件l 寺地l
公司管理相關(guān)推薦
鄂ICP備17016276號-1