基于vhdl數(shù)字頻率計的設(shè)計開題報告-資料下載頁
2025-03-25 12:43本頁面
【正文】 ) 、T 法(周期測量法) 和M/ T 法(等精度測量法) 。M 法在高頻段的準(zhǔn)確度相對較高, T 法在低頻段的準(zhǔn)確度較高,M/ T 法在整個測試頻段的精度一樣。因此本設(shè)計采用等精度測量法,首先給出閘門開啟信號（預(yù)置閘門上升沿），此時計數(shù)器并不開始計數(shù)，而是等到被測信號的上升沿到來時，計數(shù)器才真正開始計數(shù)。然后預(yù)置閘門關(guān)閉信號（下降沿）到時，計數(shù)器并不立即停止計數(shù)，而是等到被測信號的上升沿到來時才結(jié)束計數(shù)，完成一次測量過程。可以看出，實際閘門時間t 與預(yù)置閘門時間t1 并不嚴(yán)格相等，但差值不會超過被測信號的一個周期。設(shè)在一次實際閘門時間t 中計數(shù)器對被測信號的計數(shù)值為Nx，對標(biāo)準(zhǔn)信號的計數(shù)值為Ns，標(biāo)準(zhǔn)信號的頻率為fs，則被測信號的頻率fx=(Nx/Ns)*fs。設(shè)計的絕大部分由FPGA 完成，顯示部分由數(shù)碼管構(gòu)成，整形放大電路由電阻、電容、運算放大器等元件構(gòu)成。閘門信號由FPGA系統(tǒng)產(chǎn)生，測量結(jié)束時，計數(shù)器的計數(shù)值鎖存到鎖存器, 乘法器從鎖存器中取得被測頻率的計數(shù)值與標(biāo)準(zhǔn)時鐘頻率進(jìn)行乘法運算,然后再將乘法器運算所得的值與標(biāo)準(zhǔn)時鐘的計數(shù)值送給除法器, 乘法器的結(jié)果為被除數(shù), 標(biāo)準(zhǔn)時鐘的計數(shù)值為除數(shù), 運算所得結(jié)果就是被測信號的頻率, 然后再經(jīng)過二—十進(jìn)制轉(zhuǎn)換變成BCD 碼, 送給數(shù)碼管顯示。閘門信號是被測信號的整數(shù)倍,與被測信號同步,因此大大減少了誤差,但由于只與被測信號同步,而不與標(biāo)準(zhǔn)時鐘同步,因此存在著177。1 個計數(shù)誤差。Nx由于同步計數(shù)，無誤差；測量門脈沖很寬，保證了Ns是一個7位或8位的十進(jìn)制數(shù)，量化誤差很?。痪д駮r基誤差也非常小。所以頻率的測量誤差是很小的，能夠滿足測量要求。六、 本課題的進(jìn)度安排（1）12周 熟悉設(shè)計內(nèi)容及查閱參考資料。（2）312周 方案論證、完成各部分設(shè)計及軟件調(diào)試。（3）1315周 設(shè)計說明書、修改、準(zhǔn)備答辯。七、 參考文獻(xiàn) [1] [J].電子設(shè)計應(yīng)用，2004, (12):7476. [2] 徐成,劉彥,李仁發(fā). 一種全同步數(shù)字頻率測量方法的研究[J ] . 電子技術(shù)應(yīng)用,2004 ,38 (12) :43~46[3 ] 李云鵬,王思明. 基于FPGA 的等精度頻率計設(shè)計[J ] . 電子元器件應(yīng)用,2007 ,9 (11) :54~55[4 ] 魏西峰. 全同步數(shù)字頻率測量方法的研究[J ] . 現(xiàn)代電子技術(shù),2005 ,28 (12) :101~105.[ 5]謝小東, 李良超. 基于FPGA 的等精度數(shù)字頻率計設(shè)計[ J] . 實驗科學(xué)與技術(shù), 2005, 3( z1) : 177~179.[6 ] 林占江,林放. 電子測量儀器原理與應(yīng)用[M] . 北京:電子工業(yè)出版社,~70[7 ] [美]Michael John ,Sebastian Smith. 專用集成電路[M] . 北京:電子工業(yè)出版社,~200[8] VegaRodr237。guez. Advances in FPGA tools and techniques. Advances in FPGA tools and techniques,2005,29(2):47~50指導(dǎo)教師意見指導(dǎo)教師（簽名）： 年 月 日所在系（所）意見負(fù)責(zé)人（簽章）：
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1