數(shù)字集成電路考試重點(diǎn)-資料下載頁
2025-03-25 02:55本頁面
【正文】 信號(hào)變化，就像信號(hào)通過緩沖器一樣，一旦鎖存信號(hào)起鎖存作用，則數(shù)據(jù)被鎖住，輸入信號(hào)不起作用。鎖存器和D觸發(fā)器實(shí)現(xiàn)的邏輯功能基本相同，都是暫存數(shù)據(jù)。由與非門搭建的話，鎖存器所耗用的邏輯資源比D觸發(fā)器少，所以使用鎖存器有更高的集成度，但鎖存器有一下缺點(diǎn)：（1）對(duì)毛刺敏感，毛刺信號(hào)會(huì)傳遞下去，無異步復(fù)位端，不能在芯片上電時(shí)處在一個(gè)確定的狀態(tài)；（2）會(huì)使靜態(tài)時(shí)序分析變得復(fù)雜，可測性不好，不利于設(shè)計(jì)的可重用，所以當(dāng)今的ASIC設(shè)計(jì)中除了CPU這種甚高速電路，一般不提倡使用鎖存器；（3）FPGA器件中有大量的D觸發(fā)器結(jié)構(gòu)而沒有鎖存器這種現(xiàn)成的結(jié)構(gòu)，使用鎖存器會(huì)更耗資源，如何避免使用鎖存器：（1）時(shí)序邏輯電路中，可用帶使能端的D觸發(fā)器實(shí)現(xiàn)；（2）在組合進(jìn)程中賦默認(rèn)值；（3）對(duì)所有輸入條件賦輸入值，以覆蓋所有條件分支（特別是if..else..和case結(jié)構(gòu)）；（4）避免產(chǎn)生組合電路反饋，組合電路反饋會(huì)引起精確靜態(tài)時(shí)序分析難以實(shí)現(xiàn)等一系列問題。在有些設(shè)計(jì)中，不可避免的需要用到鎖存器，如在PCI接口設(shè)計(jì)中要完成PCI規(guī)范中對(duì)Reset功能的定義?？梢酝ㄟ^多位選擇器，有測試模式管腳做選擇控制位來使設(shè)計(jì)是可測試的。：（會(huì)產(chǎn)生時(shí)鐘偏差clock skew），因此它對(duì)集成電路的性能、可靠性、壽命及成本具有重要的影響。 ： 閥值變化、載流子效應(yīng)、CMOS門鎖效應(yīng) ： （如雜質(zhì)濃度密度、氧化層厚度以及擴(kuò)散深度）不同。這些導(dǎo)致了薄層電阻以及像閾值電壓這樣的晶體管參數(shù)值的差異。 ，主要由于光刻過程有限的分辨率。這就造成了MOS管寬長比和互連線寬度的偏差。 ：一個(gè)邊沿觸發(fā)的存儲(chǔ)器元件稱為寄存器鎖存器是一個(gè)電平敏感的器件有交叉耦合的門構(gòu)成的任何雙穩(wěn)態(tài)元件稱為觸發(fā)器
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1