數(shù)字集成電路基本單元與版-資料下載頁
2025-04-30 23:56本頁面
【正文】 顧名思義，反相輸出就是內(nèi)部信號(hào)經(jīng)反相后輸出。這個(gè)反相器除了完成反相的功能外，另一個(gè)主要作用是提供一定的驅(qū)動(dòng)能力。圖 p阱硅柵 CMOS結(jié)構(gòu)的反相輸出單元，由版圖可見構(gòu)造反相器的 NMOS管和 PMOS管的尺寸比較大，因此具有較大的驅(qū)動(dòng)能力。 65 輸出單元 例 p阱硅柵 CMOS反相輸出 I/O PAD 66 輸出單元 例 去鋁后的反相器版圖 67 輸出單元 (續(xù) ) 大尺寸 NMOS管版圖結(jié)構(gòu)和剖面 68 輸出單元 (續(xù) ) ? 反相器鏈驅(qū)動(dòng)結(jié)構(gòu) ? 假設(shè)反相器的輸入電容等于 Cg，則當(dāng)它驅(qū)動(dòng)一個(gè)輸入電容為 fCg的反相器達(dá)到相同的電壓值所需的時(shí)間為 fτ。如果負(fù)載電容 CL和 Cg的 CL/Cg = Y時(shí)，則直接用內(nèi)部反相器驅(qū)動(dòng)該負(fù)載電容所產(chǎn)生的總延遲時(shí)間為 ttol = Yτ。 ? 如果采用反相器鏈的驅(qū)動(dòng)結(jié)構(gòu)，器件的尺寸逐級放大 f倍，則每一級所需的時(shí)間都是 f τ， N級反相器需要的總時(shí)間是Nfτ。由于每一級的驅(qū)動(dòng)能力放大 f倍， N級反相器的驅(qū)動(dòng)能力就放大了 f N倍，所以 f N＝ Y。對此式兩邊取對數(shù)，得： ? N=lnY/lnf ? 反相器鏈的總延遲時(shí)間 ttol =N*f*τ=(f/lnf)*τ*lnY 69 輸出單元 (續(xù) ) ? 直接驅(qū)動(dòng)和反相器鏈驅(qū)動(dòng)負(fù)載時(shí)的延遲時(shí)間曲線 70 輸出單元 (續(xù) ) B. 同相輸出 I/O PAD 同相輸出實(shí)際上就是“反相＋反相”，或采用類似于圖 。為什么不直接從內(nèi)部電路直接輸出呢？主要是驅(qū)動(dòng)能力問題。利用鏈?zhǔn)浇Y(jié)構(gòu)可以大大地減小內(nèi)部負(fù)荷。即內(nèi)部電路驅(qū)動(dòng)一個(gè)較小尺寸的反相器，這個(gè)反相器再驅(qū)動(dòng)大的反相器，在同樣的內(nèi)部電路驅(qū)動(dòng)能力下才能獲得較大的外部驅(qū)動(dòng)。 71 輸出單元 (續(xù) ) ? C. 三態(tài)輸出 I/O PAD ? 所謂三態(tài)輸出是指單元除了可以輸出“ 0‖，“ 1‖邏輯外，還可高阻輸出，即單元具有三種輸出狀態(tài)。同樣，三態(tài)輸出的正常邏輯信號(hào)也可分為反相輸出和同相輸出。圖 是一個(gè)同相三態(tài)輸出的電路單元的結(jié)構(gòu)圖。 ? 同相三態(tài)輸出單元電路結(jié)構(gòu) 72 輸出單元 (續(xù) ) ? 同相三態(tài)輸出單元版圖 73 輸出單元 (續(xù) ) D. 漏極開路輸出單元 ? 漏極開路結(jié)構(gòu)實(shí)現(xiàn)的線邏輯 74 NNi AAAAAAb ?2121 ????????? 輸入輸出雙向三態(tài)單元（ I/O PAD） ? 在許多應(yīng)用場合，需要某些數(shù)據(jù)端同時(shí)具有輸入、輸出的功能，或者還要求單元具有高阻狀態(tài)。在總線結(jié)構(gòu)的電子系統(tǒng)中使用的集成電路常常要求這種 I/O PAD。 ? 輸入、輸出雙向三態(tài)單元電路原理圖 75 第九章 數(shù)字集成電路基本單元與版圖 TTL基本電路 CMOS基本門電路及版圖實(shí)現(xiàn) 數(shù)字電路標(biāo)準(zhǔn)單元庫設(shè)計(jì) 焊盤輸入輸出單元 了解 CMOS存儲(chǔ)器 76 了解 CMOS存儲(chǔ)器 77 存儲(chǔ)單元的等效電路 78 （ DRAM） ? A. DRAM單元的歷史演變過程 ? (a)含兩個(gè)存儲(chǔ)節(jié)點(diǎn)的四晶體管 DRAM單元； (b)含兩條位線和兩條字線的三晶體管 DRAM單元； (c)含兩條位線和一條字線的雙晶體管 DRAM單元； (d)含一條位線和一條字線的單晶體管 DRAM單元 79 三晶體管 DRAM單元的工作原理 80 字線上通過預(yù)充電電路將電容 C2和 C3充電到 VDD 字線電容比存儲(chǔ)電容 C1要大很多 工作原理 (續(xù)） ? 在寫“ l‖時(shí)序中，VT1接通，電容 Cl和C2的電荷共享 ? 在讀取“ l‖過程中，VT3選通，列電容 C3通過晶體管 VT2和VT3進(jìn)行放電 81 工作原理 (續(xù)） ? 在寫 0時(shí)序過程中 C1和 C2通過 VT1和數(shù)據(jù)寫入晶體管放電 ? 在讀取 0過程中列電容 C3不放電 82 工作原理 (續(xù)） ? 對三晶體管 DRAM單元進(jìn)行四個(gè)連續(xù)操作：寫入“ l‖，讀取“ 1‖，寫入“ 0‖和讀取“ 0‖時(shí)的典型電壓波形 ? 在預(yù)充電周期電流通過 VTl和 VT2開始對列電容 C2和C3進(jìn)行充電 83 單晶體管 DRAM單元的工作過程 帶選取線路的典型單晶體管 (1T)DRAM單元； 84 單晶體管 DRAM單元的工作過程 85 帶控制電路的單晶體管 DRAM單元陣列的存儲(chǔ)結(jié)構(gòu) 靜態(tài)隨機(jī)存儲(chǔ)器（ SRAM） 86 CMOS SRAM單元的電路拓?fù)浣Y(jié)構(gòu) 87 1133/ 1 .2/WLCRWL??6644/ 1 .8/WLPRWL?? 閃存 ? 閃存單元由一個(gè)帶浮柵的晶體管 (1967)構(gòu)成，該晶體管的閾值電壓可通過在其柵極上施加電場而被反復(fù)改變 (編程 )。 ? 閃存存儲(chǔ)器 (1984)的數(shù)據(jù)編程及擦除方法 (a)熱電子注入法 (b) FowlerNordheim隧穿法 88 閃存單元的等效耦合電容電路 ? 當(dāng)給控制柵極和漏極加電壓 (VCG和 VD)時(shí) ， 浮柵的電壓 (VFG)可以用耦合電容表示為： ? QFG為存儲(chǔ)在浮柵中的電荷 ， Ctotal為總電容 ， CFC為浮柵和控制柵之間的電容 ， CFS， CFB和 CFD是浮柵和源極 、 浮柵和本體 、 浮柵和漏極之間的電容 ， VCG和 VD分別為控制柵和漏極的電壓 。 89 F G F C FDF G C G Dto ta l to ta l to ta lQC CV V VC C C? ? ?FDFBFSFCt o t a l CCCCC ????閃存單元的等效耦合電容電路（續(xù)） ? 用 VT (FG)代替式 ()中的 VFG并整理可得到導(dǎo)通控制柵晶體管的最小控制柵極電壓 (VCG)如下： 其中， VT (FG)為導(dǎo)通浮柵晶體管的閾值電壓。同樣，兩種數(shù)據(jù)存儲(chǔ)狀態(tài) (―0‖和“ l‖)的閾值電壓差可表示為： 90 DFCFDFCFGTFCt o t a lT VCCCQFGVCCCGV ??? )()(FCFGT CQCGV ???? )(控制柵壓具有低和高閾值電壓的閃存單元的 IV特性曲線 91 思考題 1．畫出 CMOS標(biāo)準(zhǔn)反相器的電路圖和版圖。 2．畫出二輸入 CMOS與非門和或非門的電路圖和版圖。 3．負(fù)載為大尺寸器件時(shí)，如何考慮前級電路的驅(qū)動(dòng)能力？ 4．列出 CMOS存儲(chǔ)器的分類和各自的特點(diǎn)。 92
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1