數(shù)字集成電路考試重點(diǎn)-文庫(kù)吧資料
2025-03-31 02:55本頁(yè)面
【正文】 +2） ASIC ：Application Specific Integrated Circuit專用集成電路FPGA：FieldProgrammable Gate Array現(xiàn)場(chǎng)可編程門陣列CPLD：Complex Programmable Logic Device 復(fù)雜可編程邏輯器件這會(huì)使電子注入到襯底中，它們可能為附近處于“1”（高電平）狀態(tài)的高阻抗接點(diǎn)所收集，最終導(dǎo)致出錯(cuò),或產(chǎn)生CMOS閂鎖。一個(gè)純傳輸邏輯門是不能使信號(hào)再生的。缺點(diǎn)：對(duì)于一個(gè)NMOS器件，其在傳輸0時(shí)很有效，但在上拉一個(gè)節(jié)點(diǎn)至VDD時(shí)性能很差，因?yàn)橹虚g有閾值電壓將Vth，即其充點(diǎn)只能到達(dá)：VDDVth。表現(xiàn)出較低的開(kāi)關(guān)功率7. 傳輸管邏輯的優(yōu)點(diǎn)是什么？有哪些缺點(diǎn)，解決的辦法是什么？?jī)?yōu)點(diǎn)：通過(guò)允許原始輸入驅(qū)動(dòng)?xùn)哦撕驮绰┒藖?lái)減少實(shí)現(xiàn)邏輯所需要的晶體管數(shù)目，即需要較少的晶體管來(lái)實(shí)現(xiàn)給定的功能。5. CMOS邏輯門特性：全擺幅、無(wú)比性、低輸出阻抗、高輸入阻抗、無(wú)靜態(tài)功耗、高噪聲優(yōu)點(diǎn)：它使源和漏這兩個(gè)區(qū)域相對(duì)于柵具有非常精確的位置，而且有助于減少晶體管中的寄生電容。（P28） 光刻的步驟：氧化層涂光刻膠光刻機(jī)曝光光刻膠的顯影與烘干酸刻蝕旋轉(zhuǎn)、清洗與干燥各種工藝加工步驟：（擴(kuò)散與離子注入、淀積、刻蝕、平面化 ）去除光刻膠（即“沙洗”）2. P181“大扇入時(shí)的設(shè)計(jì)技術(shù)”。按存儲(chǔ)器用途分 根據(jù)存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中所起的作用，可分為主存儲(chǔ)器、輔助存儲(chǔ)器、高速緩沖存儲(chǔ)器、控制存儲(chǔ)器等。按信息的可保存性分 非永久記憶的存儲(chǔ)器：斷電后信息即消失的存儲(chǔ)器。按存儲(chǔ)器
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1