學(xué)習(xí)過程中遇到的版圖問題-資料下載頁
2025-03-25 00:29本頁面
【正文】 8.TominimizetheprocessvariationintheResistorvalueoneshouldalwaystaketheresistor’swidththreetofourtimesofthedefaultvalue.wedoittodecreasethevalueofdifferentialofR(L)為減小工藝變化對(duì)電阻影響，應(yīng)使電阻的寬度為默認(rèn)值的34倍19.Oneshouldcovertheresistancewithmetallayer,toavoidthedamagedduringthewaferleveltesting.用金屬覆蓋電阻，避免wafer級(jí)測試時(shí)的損傷20.OneshouldalwaysmakeaCommonCentroidstructureforthematchedtransistorinthelayout.Eachdifferentialpairtransistorshouldbedivideintofourtransistorsandshouldbeplacedintworowsmoncentroidstructure.Onemayusethethelinearmoncentroidstructureforthecurrentmirrorcircuit.對(duì)匹配的晶體管用共中心的結(jié)構(gòu)差分對(duì)管，分割為4管，2*2排列，共中心對(duì)電流鏡，可用線形共中心21.It’sadvisiabletoputadummylayersaroundtheresistanceandthecapacitancetoavoidtheerosionatthetimeofetching.建議在電阻和電容周圍作dummy22.OneshouldalwayshaveaGuardRingarroundthedifferentialpair.在差分對(duì)周圍作保護(hù)環(huán)23.AlwaysputaGuardRingarroundtheNwellandPwell.在N阱和P阱作保護(hù)環(huán)半導(dǎo)體24.ThumbruleforthemetalcurrentdensityisIt’slargerforthetopmostmetallayer.，最上層金屬可以更大25.ToavoidtheLatchup,oneshouldalwaysmakethePNjunctionreversebiased.InNWELLshouldbeconnectedtopositivepowersupply(Vdd)andPWELLshouldbeconnectedtonegativepowersupply(Gnd).Designersdoittomaketheleakagecurrentsmall.為避免Latchup，應(yīng)使PN結(jié)反偏，如NWell應(yīng)連到正電源，PWell應(yīng)連到負(fù)電源。這樣可減小漏電26.It’salwaysagoodpracticetouseainfotextlayertoputthenameofthedeviceonthetopofitinlayoutandhaveanetnameforeverynetsinschematic.DesignershouldputthepinnameonthetopofthepinwithsamemetaltxtlayerbecausehercuelstakesthenetnamefrommetaltxtonlywhereasDivatakesfromthepinname.在layout中用infotext標(biāo)明器件名稱，在schematic中標(biāo)明net。用相同的metaltxt層標(biāo)明pin27.CadenceSPICEsimulatortakevdd!amp。gnd!asaglobalVddandGndnet.anynetendingwith!isconsideredasaglobalnet..Cadence模擬工具對(duì)以39。!39。結(jié)尾的net認(rèn)為全局net28.TransistorEquation:Id=(beta/2)*square(VgsVt)基本晶體管方程Id=(beta/2)*square(VgsVt)布局優(yōu)先還是連線優(yōu)先手工畫圖的習(xí)慣做法是先把要用到的cell擺上去再說，然后再考慮連線問題。比如，想把一個(gè)模塊畫成方塊形狀，則在畫圖的初期，把要用到的cell全部擺上去，根據(jù)各個(gè)管子的形狀，擺成一個(gè)粗略的方塊形，然后再加guardring，再連線。這樣的做法一個(gè)大好處就是省事，不管是什么模塊，按這一套流程走下來，總能把它布好，但也有弊端。如果按上述方法布好了圖，在連線的時(shí)候，發(fā)現(xiàn)模塊內(nèi)部需要連到外面的管子被放到了模塊的另一端，而相反的一端也有同樣的情況，這樣連線的時(shí)候難免要扯東扯西，造成連線復(fù)雜，工作量加大。同時(shí)，上述做法在信號(hào)的干擾和屏蔽方面完全沒有考慮，只考慮了形狀因素，這對(duì)于敏感電路是很糟糕的。因此，在布局比較精密的電路時(shí)，可考慮優(yōu)先連線，后考慮布局，這樣，即使布出來的版圖形狀上抑合不好，甚至開天窗，卻可以減少連線數(shù)量與信號(hào)串?dāng)_，是一個(gè)很好的布圖思路。總的說來，畫模擬版圖的時(shí)候還是要根據(jù)電路功能來布圖，要求不高的部分，優(yōu)先考慮布局，對(duì)于有對(duì)稱性要求，信號(hào)屏蔽要求，寄生參數(shù)大小有要求等的比較苛刻的電路，優(yōu)先考慮這些因素是比較穩(wěn)妥的做法。關(guān)于天線效應(yīng)by yw 一條條長長的金屬線或者多晶硅(polysilicon)等導(dǎo)體，就象是一根根天線，當(dāng)有游離的電荷時(shí)，這些“天線”便會(huì)將它們收集起來，天線越長，收集的電荷也就越多，當(dāng)電荷足夠多時(shí)，就會(huì)放電。 IC現(xiàn)代工藝中經(jīng)常使用的一種方法是離子刻蝕（plasma etching），這種方法就是將物質(zhì)高度電離并保持一定的能量，然后將這種物質(zhì)刻蝕在晶圓上，從而形成某一層。理論上，打入晶圓的離子總的對(duì)外電性應(yīng)該是呈現(xiàn)中性的，也就是說正離子和負(fù)離子是成對(duì)出現(xiàn)，但在實(shí)際中，打入晶圓的離子并不成對(duì)，這樣，就產(chǎn)生了游離電荷。另外，離子注入（ion implanting）也可能導(dǎo)致電荷的聚集?？梢姡@種由工藝帶來的影響我們是無法徹底消除的，但是，這種影響卻是可以盡量減小的。在CMOS工藝中，P型襯底是要接地的，如果這些收集了電荷的導(dǎo)體和襯底間有電氣通路的話，那么這些電荷就會(huì)跑到襯底上去，將不會(huì)造成什么影響；如果這條通路不存在，這些電荷還是要放掉的，那么，在哪放電就會(huì)對(duì)哪里造成不可挽回的后果，一般來講，最容易遭到傷害的地方就是柵氧化層。 通常情況下，我們用“天線比率”（“antenna ratio”）來衡量一顆芯片能發(fā)生天線效應(yīng)的幾率?！疤炀€比率”的定義是：構(gòu)成所謂“天線”的導(dǎo)體（一般是金屬）的面積與所相連的柵氧化層面積的比率。隨著工藝技術(shù)的發(fā)展，柵的尺寸越來越小，金屬的層數(shù)越來越多，發(fā)生天線效應(yīng)的可能性就越大，所以，我們一般不大會(huì)考慮天線效應(yīng)。 可通過插入二極管的方法來解決天線效應(yīng)，這樣當(dāng)金屬收集到電荷以后就通過二極管來放電，避免了對(duì)柵極的擊穿。QUESTION:為什么跳到更高層的線能避免ANTENNA？？？？
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1