vdhl語言出租車計(jì)費(fèi)器課程設(shè)計(jì)報(bào)告-資料下載頁
2025-03-23 00:35本頁面
【正文】 11when sel=7 else 11111111。 END a。decode3_8模塊時(shí)序仿真波形圖：decode3_8模塊選擇數(shù)碼管，當(dāng)sel信號(hào)從07變化時(shí)，依次選擇18八個(gè)數(shù)碼管。第3章 總體電路圖整體工作情況：、模塊連接：計(jì)費(fèi)模塊的clk、start、stop、pause和speed端連接輸入，money[12..0]和run[12..0]連接轉(zhuǎn)換模塊的ascore[12..0]與bscore[12..0]；轉(zhuǎn)換模塊的daclk端連接輸入，age[3..0]至bqian[3..0]連接動(dòng)態(tài)掃描/譯碼/數(shù)碼管顯示模塊的a1[3..0]至b4[3..0]；動(dòng)態(tài)掃描/譯碼/數(shù)碼管顯示模塊的C[2..0]連接片選輸出SEL[2..0]，DP端連接輸出DP，D[3..0]連接數(shù)碼管控制模塊的D[3..0]；片選信號(hào)產(chǎn)生模塊的CLK端與輸入信號(hào)相連，并連接轉(zhuǎn)換模塊的DACLK端，A[2..0]連接片選輸出SEL[2..0]，并與動(dòng)態(tài)掃描/譯碼/數(shù)碼管顯示模塊的C[2..0]相連；數(shù)碼管控制模塊的D[3..0]端與動(dòng)態(tài)掃描/譯碼/數(shù)碼管顯示模塊的D[3..0]端相連，Q[6..0]端連接八段數(shù)碼管輸出Q[6..0]。、硬件連接：CLK接pin28 輸入為1hz的脈沖；daclk是實(shí)驗(yàn)箱上50Mhz固定晶振START、STOP、PAUSE、SPEED分別連接按鍵開關(guān)，用于控制車的啟動(dòng)、停止、暫停和速度；DP和Q[6..0]分別連接八段碼顯示單元的a到dp；W[7..0]接數(shù)據(jù)線。、結(jié)果分析：該電路的仿真波形圖如下：clk為jifei模塊時(shí)鐘信號(hào)，daclk為時(shí)鐘信號(hào)，stop為汽車停止輸入端；start為汽車啟動(dòng)輸入端；pause為汽車暫停輸入端；speed為汽車速度輸入端。DP表示小數(shù)點(diǎn)。該電路的總體管腳分配圖：clk:pin28。daclk:pin153。start:pin4。stop:pin5。pause:pin6。 speed:pin7。dp:pin82。q[6..0]:pin105。pin104。pin101。pin100。 pin85。pin84。pin83。W[7..0]:pin86。pin87。pin88。pin93。pin94。pin95。pin98。pin99。vga[3..0]:pin162。pin161。pin164。pin163。第4章 硬件實(shí)現(xiàn)通過硬件下載，該電路可以完成硬件實(shí)現(xiàn)，芯片管腳定義可以直接用編輯．pin文件。完成管腳定義后選擇器件，編譯后生成．sof、．pof文件。選擇sof文件進(jìn)行下載。通過對(duì)每一模塊的仿真和下載，可以實(shí)現(xiàn)各個(gè)模塊的邏輯功能，驗(yàn)證了各個(gè)模塊的正確性。在出租車計(jì)費(fèi)系統(tǒng)的5個(gè)模塊中 ，重點(diǎn)在于jifei模塊，x（轉(zhuǎn)化）模塊，顯示模塊。jifei模塊主要有汽車的啟動(dòng)、停止、暫停、速度按鍵；轉(zhuǎn)化模塊主要是把車費(fèi)和路程轉(zhuǎn)化為4位十進(jìn)制；顯示模塊是將車費(fèi)和路程顯示出來。各模塊完成后，在將它們組合成完整的出租車系統(tǒng)，在設(shè)計(jì)過程中還需要改進(jìn)的是控制系統(tǒng)的糾錯(cuò)功能。出租車計(jì)費(fèi)器系統(tǒng)的設(shè)計(jì)已全部完成，能按預(yù)期的效果進(jìn)行模擬汽車啟動(dòng)、停止、暫停等功能，并設(shè)計(jì)動(dòng)態(tài)掃描電路顯示車費(fèi)數(shù)目，由動(dòng)態(tài)掃描電路來完成。車暫時(shí)停止不計(jì)費(fèi)，車費(fèi)保持不變。若停止則車費(fèi)清零，等待下一次計(jì)費(fèi)的開始。出租車計(jì)費(fèi)系統(tǒng)的設(shè)計(jì)中體現(xiàn)了VHDL覆蓋面廣，描述能力強(qiáng)，是一個(gè)多層次的硬件描述語言及PLD器件速度快，使用方便，便于修改等特點(diǎn)，本設(shè)計(jì)在實(shí)用方面具有一定的價(jià)值。第5章 總結(jié)兩周的嵌入式系統(tǒng)的課程設(shè)計(jì)完成了。本次所做的基于CPLD的出租計(jì)費(fèi)器課題很好的結(jié)合了VHDL與EDA的課程的內(nèi)容，使我加深了這兩門課程的理論的的掌握并初步學(xué)會(huì)了QuartusII軟件及CPLD芯片的使用，使自己的動(dòng)手能力得到提高。理論知識(shí)只有只有經(jīng)過實(shí)踐運(yùn)用才會(huì)有更深刻的理解。拿到任務(wù)書后翻閱查找了大量的書籍資料是自己對(duì)課題有了一個(gè)簡單概括的了解，課題要求能過實(shí)現(xiàn)出租車按照行駛里程計(jì)費(fèi)并且能模擬汽車起動(dòng)、停止、暫停以及速度等狀態(tài)，還要將車費(fèi)和路程顯示出來并精確到小數(shù)點(diǎn)后兩位可是說功能較多設(shè)計(jì)起來自然就會(huì)很復(fù)雜。自己雖然學(xué)習(xí)了VHDL以及EDA這兩門課程但自知學(xué)到的只是一丁點(diǎn)的皮毛自然是沒有辦法很好的運(yùn)用所以只能大量的搜集資料以及相關(guān)的內(nèi)容多做、多看、多了解更要多動(dòng)手首先使用QuartusII編譯簡單的程序并進(jìn)行調(diào)試仿真。然后學(xué)會(huì)接線并使用CPLD芯片運(yùn)行小的電路。最后將自己編譯的出租車計(jì)費(fèi)程序進(jìn)行調(diào)試程序部分分為五個(gè)模塊，調(diào)試的過程中出現(xiàn)了一些錯(cuò)誤由于自己對(duì)軟件的使用不是很熟悉因此找錯(cuò)誤用了很長的時(shí)間，但最后的努力沒有浪費(fèi)，排除錯(cuò)誤之后調(diào)試成功基本上能夠?qū)崿F(xiàn)所要求的功能讓我感到極大的欣慰。此次課程設(shè)計(jì)中得到了老師和同學(xué)的大量幫助令我能夠順利的完成，幾個(gè)同學(xué)一起合作即使有困難也能很快解決。讓我體會(huì)到團(tuán)隊(duì)合作才會(huì)有更大的力量，所以在此衷心的所有幫助我的老師和同學(xué)。第6章 參考文獻(xiàn)1. EDA技術(shù)實(shí)用教程—VHDL版 潘松，黃繼業(yè) 編著2. 數(shù)字電子技術(shù)基礎(chǔ) 閻石 主編3. VHDL數(shù)字電路設(shè)計(jì)與應(yīng)用實(shí)踐教程 王振紅 主編4. 圖說VHDL數(shù)字電路設(shè)計(jì) 王振紅 主編5. VHDL實(shí)用教程 潘松 王國棟 編著6．電子技術(shù)基礎(chǔ) 康華光 主編24
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1