[高等教育]微電子第九章設(shè)計流程和設(shè)計工具-資料下載頁
2025-01-21 22:46本頁面
【正文】 i為器件的本征延遲，它代表元件在標(biāo)準(zhǔn)丁作條件下，信號通過器件時的固有延遲，它與器件的實際輸入、輸出狀況無關(guān)。通常 di由本征上升延遲與本征下降延遲一對參數(shù)表示。 dt為瞬變延遲，這是出器件的實際負(fù)載狀況引入的附加延遲 de。為邊沿速率延遲，這是根據(jù)輸入信號變化沿的上升下降變化的緩急程度而引入的附加延遲。它與輸入端電卉、輸入連續(xù)甚至前級的驅(qū)功情況有關(guān)。 ? 除了器件的延遲外，還有連線延遲。連線延遲是指從驅(qū)動級的輸出經(jīng)過連線到負(fù)載級輸入端的信號延遲。隨著集成電路規(guī)模的增大，器件特征尺寸的誠小，器件本身的延遲越來越小，而連線延遲的影響越來越大，甚至?xí)^器件的延遲。 ? 在邏輯電路中會遇到多個邏輯元件的輸出信號線直接相連的情況，通常稱為線與邏輯關(guān)系。為了定量地確定線與邏輯關(guān)系，特別是當(dāng)各路信號值發(fā)生沖突時，為了確定線與邏輯點的信號，引入了邏輯信號強(qiáng)度的概念。信號強(qiáng)度是該信號驅(qū)動能力的量度。強(qiáng)度分為若干級，強(qiáng)度級越高表示驅(qū)動能力越大，當(dāng)線與邏輯點上各路信號發(fā)生矛盾時，高強(qiáng)度級的信號在競爭中占優(yōu)勢．因此，一個邏輯信號要用邏輯值相強(qiáng)度這一對常數(shù)加以表示。簡單的三值三強(qiáng)度規(guī)則是在子值邏輕信號的基礎(chǔ)上，引入了 3個邏輯強(qiáng)度。這 3個強(qiáng)度分為驅(qū)動級、電阻級和高阻級。由二值與三強(qiáng)度共可組合成 9種邏輯狀態(tài)。 ? 6．電路模擬 (circuit simulation) ? 電路模擬是通過電路模擬軟件，在給定的電路結(jié)構(gòu)相元器件參數(shù)的條件下中餐晶體管的性能指標(biāo)。 ? 隨著計算機(jī)技術(shù)和計算方法的發(fā)展，已有可能將要分析的電路問題列出數(shù)學(xué)形式的電路方程。然后對電路方程進(jìn)行求解。電路模擬時不需要任何實際的元器件及各種調(diào)試工具。而且可以改變各種條件進(jìn)行分析模擬，甚至可以進(jìn)行各種破壞性的模擬。由于計算機(jī)運算速度快和精確度高，因而在模擬時可以采用較為復(fù)雜的、更加精確的器件模型 (如考慮二級效應(yīng)利寄生效應(yīng)等的模型 )。 ? 7．版圖生成（ layout generation） ? 版圖生成是通過版圖編輯器完成的圖的作圖、版圖編輯器允許設(shè)計人員在圖形終端上進(jìn)行版修改以及圖形數(shù)據(jù)管理。 ? 版圖編輯器借助移動鼠標(biāo)進(jìn)行矩形、多邊形、等寬線、團(tuán)等幾何圖形的作圖。它可以進(jìn)行圖形的拉伸、切割、放大與拓展，刪除與復(fù)制，平移和取向變換；還可以改變圖形的所衣層，實現(xiàn)圖形換層；以及進(jìn)行圖形的邏輯運算。圖形的邏輯運算是對兩個不同層上的圖形進(jìn)行運算．；自AND、 OR、 NOT、 XOR等運算，運算結(jié)果的圖形可以指定產(chǎn)生在任意一層上。 ? 8．版圖綜合 (layout synthesis) ? 一旦得到邏輯圖后，在門陣列和標(biāo)難單元設(shè)計中就通過版圖綜合工具白動產(chǎn)生版圖。 版圖綜合過程分成布圖和布線兩個階段。 ? 布圖的任務(wù)是把所需要的模塊或單元盡可能地放置在一起以獲得最小的芯片面積，并使關(guān)鍵路徑上的延遲最小。 ? 布線的任務(wù)是根據(jù)連接父系的要求把各個模塊或單元用連線連接起來 ? 9．版圖驗證 (layout verification) ? 如前所述，版圖驗證包括設(shè)計規(guī)則檢查 DRC：、電學(xué)規(guī)則檢查 ERC、版圖參數(shù)提取 LPE和版圖與電路圖一致性檢查 LVS。 ? 設(shè)計規(guī)則檢查軟件可以進(jìn)行寬度檢查、距離檢查、包含檢查和透入檢查等。在各項檢查命令中可設(shè)置錯誤條件，同時可在指定層加上一個錯誤標(biāo)志圖形。 ? 電學(xué)規(guī)則檢查軟件可發(fā)現(xiàn)所設(shè)汁的版圖中是否存在造反一般電學(xué)規(guī)則的錯誤，如開路、短路、接觸孔浮空 (未形成有效接觸 )以及特定層上圖形錯連或未連特定節(jié)點，如 N阱 CMOS電路版圖小的襯底未接地或 N阱未接電源等。 ? 版圖參數(shù)提取軟件是從實際的物理版圖巾根據(jù)對器件與節(jié)點的識別提取出一個電路圖。不僅如此，它還能提取出一些關(guān)鍵的電學(xué)參數(shù)如 MOS管的幾何尺寸、柵電容和一些寄生參數(shù)信息．如擴(kuò)散區(qū)相連線的電容和電阻，相應(yīng)層之間的電容值等。 ? 版圖與電路圖一致性檢查軟件是將 LPF軟件提取的電路圖與原設(shè)計的電路圖進(jìn)行對比檢查。這種對比撿查是對兩者的網(wǎng)表進(jìn)行對比，期望兩個網(wǎng)表結(jié)構(gòu)完全一致。如果兩者不一致、其錯誤大致分為兩類：一類是失配器件，它是指有的器件在版圖中有、但在原電路設(shè)計中沒有；或者相反，即在原電路設(shè)計中有而在版圖中沒有。另一類為不一致點，它還可分成節(jié)點不一致和器件不一致。節(jié)點個一致是指版圖與原電路中各有一節(jié)點，這購個首點所連器件情況很相似但又不完全相同。器件不一致是指版圖與原電路中各有 — 器件，這兩個器件相向，所連接節(jié)點情況很相似，但義不完全相同。 經(jīng) DRC、 ERCLVS、檢查而發(fā)現(xiàn)的錯誤都要一一加以仔細(xì)分疥研究，并根據(jù)錯誤信息對版圖進(jìn)行修改，方到無一錯誤存在為止。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1