集成電路課程設(shè)計(jì)-資料下載頁(yè)
2026-01-09 17:35本頁(yè)面
【正文】 30所示。 圖327 輸入緩沖門(mén) 圖328 輸入緩沖門(mén)DRC 圖329 輸出緩沖門(mén) 圖330 輸出緩沖門(mén)版圖DRC 三輸入與非門(mén)的設(shè)計(jì)三輸入與非門(mén)涉及到的管比較多，區(qū)別于梳狀結(jié)構(gòu)，這里采用了多條多晶硅柵，而又考慮到盡量只用第一層金屬線來(lái)布線（這樣在總圖連接引線會(huì)更加方便，更加容易），這里引出了多晶硅柵分別接輸入端口。所設(shè)計(jì)的版圖及其DRC檢測(cè)分別如圖331和圖332所示。 圖331 三輸入與非門(mén)版圖 圖332 三輸入與非門(mén)版圖DRC 四輸入與非門(mén)的設(shè)計(jì)四輸入與非門(mén)與三輸入與非門(mén)一樣，也采用梳狀結(jié)構(gòu)。所設(shè)計(jì)的版圖及其DRC檢測(cè)分別如圖333和圖334所示。 圖333 四輸入與非門(mén)版圖 圖334 四輸入與非門(mén)版圖DRC 輸出級(jí)的設(shè)計(jì)從計(jì)算中可以看出，輸出級(jí)的管的寬長(zhǎng)比相比其它級(jí)來(lái)說(shuō)是最大的，因此這里必須采用梳狀結(jié)構(gòu)。而且需要多個(gè)管并聯(lián)來(lái)實(shí)現(xiàn)較大的寬長(zhǎng)比。輸出級(jí)的版圖及其DRC檢測(cè)分別如圖335和圖336所示。 圖335 輸出級(jí)的版圖 圖336 輸出級(jí)的版圖DRC 調(diào)用含有保護(hù)電路的pad元件 pad保護(hù)電路如圖337所示。圖337 pad元件版圖 總版圖執(zhí)行cell→instance→（選擇需要調(diào)用的單元圖）在一個(gè)新的cell內(nèi)組合成整體電路圖。按照附錄A所示的邏輯圖接線，得到最終的電路版圖圖338 總版圖 版圖檢查 這一個(gè)操作與每一個(gè)子模塊的設(shè)計(jì)必須同步進(jìn)行。做DRC檢查時(shí)應(yīng)該分成小塊（單元）檢查。每一部分做成一個(gè)單元，每個(gè)單元進(jìn)行DRC檢查。在全部通過(guò)后，將單元組合成電路，最終做一次全版圖的DRC，以確保全版圖正確。 版圖設(shè)計(jì)規(guī)則檢查（DRC） 總圖的版圖設(shè)計(jì)規(guī)則檢查見(jiàn)圖339所示。圖339 總圖的DRC檢查由DRC檢查結(jié)果可以看出，總圖能夠通過(guò)DRC檢查。 電路網(wǎng)表匹配（LVS）檢查電路圖提取的網(wǎng)表文件(.sp)與版圖提取的網(wǎng)表文件(.spc)，進(jìn)行元件和節(jié)點(diǎn)的匹配檢查。如果匹配，表明版圖的連接及版圖中各管子的生成是正確的。因此，只要保證電路圖是正確的，LVS檢查就可以驗(yàn)證版圖的正確性。LVS檢查的結(jié)果見(jiàn)圖339所示。圖339 總圖LVS對(duì)照檢查結(jié)果由結(jié)果可以看出，電路原理圖與電路版圖匹配正確。 版圖數(shù)據(jù)的提交所設(shè)計(jì)的版圖通過(guò)DRC和LVS的檢查，及ERC檢查(本次設(shè)計(jì)不做)，然后轉(zhuǎn)換成制造掩膜用的碼流數(shù)據(jù)，用GDSII格式。將在LEDIT的界面，點(diǎn)擊File→Export Mask Data→GDSII→EXPORT，即可得到（.gds）以及（.log）的文件。如下面列出了（.log）的內(nèi)容：圖342所示為輸出完成信息文件，即完成GDSII文件輸出程序。圖342 GDSII文件輸出程序完成信息4. 經(jīng)驗(yàn)與體會(huì)經(jīng)過(guò)這兩周的課程設(shè)計(jì),我對(duì)書(shū)本的內(nèi)容掌握更深入,對(duì)Tanner Pro軟件的使用更加熟悉,對(duì)軟件的操作更加上手。第一周的參數(shù)計(jì)算使我對(duì)書(shū)本上許多公式的運(yùn)用更加靈活，對(duì)器件的延遲，功耗等影響因素及怎樣平衡這兩者對(duì)器件的影響更加了解。第二周的軟件實(shí)踐操作使我對(duì)Tanner Pro軟件的原理圖設(shè)計(jì)流程，版圖設(shè)計(jì)流程，電路仿真，模型庫(kù)及規(guī)則有了更加深入的了解。實(shí)際運(yùn)用中遇到可許多問(wèn)題，尤其是版圖的檢查DRC及LVS，經(jīng)過(guò)反復(fù)對(duì)原理圖及版圖的對(duì)比和修改，才最終解決了LVS對(duì)不不通過(guò)的問(wèn)題。這次課程設(shè)計(jì)使我對(duì)專業(yè)的的就業(yè)方向更加了解，也鍛煉了我獨(dú)立分析問(wèn)題，解決問(wèn)題的能力，使我深深的體會(huì)到學(xué)習(xí)書(shū)本的知識(shí)是遠(yuǎn)遠(yuǎn)不夠的，還要通過(guò)不斷實(shí)踐加以鞏固。5. 參考文獻(xiàn)[1] [M].廣州：廣東工業(yè)大學(xué)，2011.[2] 廖裕評(píng)，陸瑞強(qiáng). Tanner Pro集成電路設(shè)計(jì)與布局實(shí)戰(zhàn)指導(dǎo)[M].北京：科學(xué)出版社，2011.[3] [美]. 模擬CMOS集成電路設(shè)計(jì)[M].西安：西安交通大學(xué)出版社，2011.[4] 數(shù)字集成電路分析與設(shè)計(jì)[M].廣州：廣東工業(yè)大學(xué)大學(xué)，2011.附錄A：74HC138電路總原理圖附錄B：74HC138 芯片版圖(未加焊盤(pán))
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1