55可編程時(shí)序邏輯電路-01-資料下載頁
2024-10-18 06:10本頁面
【導(dǎo)讀】利用集成減法或可逆計(jì)數(shù)器的預(yù)置數(shù)功能實(shí)現(xiàn)。至0，EN=B0=0，禁止CP輸入，計(jì)數(shù)完成。(可編程)缺點(diǎn)：?利用率低,不經(jīng)濟(jì)。(可編程)優(yōu)點(diǎn)：?D觸發(fā)器的輸出端引入反饋,能實(shí)現(xiàn)計(jì)數(shù)、移位等。Q經(jīng)緩沖反饋回與陣列，實(shí)現(xiàn)寄存功能。5種輸出組態(tài)由結(jié)構(gòu)控制字來決定。通過編程對GAL芯片內(nèi)部的結(jié)構(gòu)控制字寄存器
【正文】 X D Q Q 0 1 O M U X F M U X 10 11 01 00 AC0 AC1(n) CK OE XOR(n) 接鄰近單元輸出 I /O(m) AC0 AC1(n) AC1(m) AC0 AC1 (n) AC1 (m) FMUX的選擇 1 0 ? 1 1 ? 0 ? 1 0 ? 0 D 觸發(fā)器的 Q 本單元輸出 I /O (n) 鄰近單元輸出 I /O (m) 地 3. OLMC 的輸出組態(tài) SYN AC0 AC1 (n) 功 能 注 0 1 0 寄存器輸出 純時(shí)序輸出 0 1 1 組合與寄存器輸出 本宏單元為組合輸出，一個(gè)以上宏單元寄存器輸出 1 0 0 純組合輸出 無內(nèi)部反饋和使能控制 1 0 1 純輸入方式 輸入為 I /O (m) 三態(tài)門禁止 1 1 1 組合輸出 組合 I /O 輸出 ,乘積項(xiàng) P1控制輸出使能 4. GAL的主要特點(diǎn) (1) 通用性強(qiáng) ? 每一個(gè) OLMC均可組態(tài)成組合或時(shí)序電路 ? 輸入引腳不夠時(shí)可將 OLMC組合成輸入端 ? 可構(gòu)成較復(fù)雜的時(shí)序電路 (2) 100%可編程 ? 可重復(fù)擦寫上百次甚至萬次 , PAL為一次編程 (3) 100%可測試 (4) 隱含成本低 ? 與原始成本大致相同 5. 幾種常見的 GAL器件 型 號(hào) 與陣列規(guī)模 (乘積項(xiàng) ?輸入項(xiàng) ) OLMC 最大輸出數(shù) 特 點(diǎn) GAL16V8 64 ? 32 8 普通型 GAL20V8 64 ? 40 8 普通型 isp GAL16Z8 64 ? 32 8 可擦寫萬次 GAL39V18 64 ? 78 10 與、或陣列 均可編程 三、高密度可編程邏輯器件 HDPLD（略） 四、 PLD編程 （略）
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1