【正文】 平， CMOS門電路的輸入端不允許懸空， 懸空相當(dāng)于接低電平 。 4） TTL門的輸入端接電阻 R時(shí)，若 RRON，輸入端相當(dāng)于接高電平；若 RROFF，相當(dāng)于接低電平。而 CMOS門電路 輸入端接電阻 R時(shí)，不管電阻有多大都相當(dāng)于接低電平 。 5） CMOS門電路輸出高電平的數(shù)值比 TTL的高，接近于電源電壓， CMOS門電路輸出低電平的數(shù)值比TTL的低，接近于零。 6） TTL門的扇出系數(shù)比 CMOS門的小，計(jì)算方法也不同。 CMOS門的扇出系數(shù)取決于對(duì)工作速度的要求：工作速度低扇出系數(shù)可多些，否則扇出系數(shù)少些。 7） TTL門電路的噪聲容限比 CMOS門電路小，抗干擾能力差。 例 1：分析右圖電路結(jié)構(gòu) 解：是或非結(jié)構(gòu)。 BAF ??例 如圖所示，根據(jù)給出的輸入 A、 B波形畫出輸出Y Y2的波形（北航） 解： TTL：輸入端接的電阻小于 關(guān)門電阻，相當(dāng)于接低電平，故 相當(dāng)于與非門。 CMOS門：接任何電阻到地都相 當(dāng)于輸入低電平，故相當(dāng)于或非門。 例 3：如圖所示， G1G2均為 TTL 門電路，其輸出 VOH＝ 3V, VOL＝ ， IHM=， ILM=30mA， T的 223。＝ 40。 T工作在開關(guān)狀態(tài)，導(dǎo)通時(shí) VBE=，飽和時(shí) VCES=，最大允許集電 極電流 ICM=100mA。發(fā)光二 極管正向?qū)▔航?VD=, 發(fā)光時(shí)，正向電流 ID=5～ 10mA。 (1)當(dāng)輸入 ABCD取何值時(shí)， D有可能發(fā)光？ (2)求限流電阻 RC的取值范圍。 (3)若 RC =，為使 T導(dǎo)通， 223。應(yīng)取多大？ 解： (1)D發(fā)光的條件是 T導(dǎo)通，且 IC(ID)=5～ 10mA。 所以： G1必須輸出高電平，則 AB的取值為 “ 0、 0” G2必須輸出低電平，則 CD的取值為 “ 1” 因此： ABCD的取值為 “ 0、 0、 1”， D才能發(fā)光。 （ 2）設(shè) T處于飽和狀態(tài)，按發(fā)光二極管的電流要求和與非門的最大允許灌電流 ILM的限制，求出 RC的取值范圍。 所以： RC的取值范圍 （ 3） T進(jìn)入飽和狀態(tài)時(shí)， 223。的選擇必須滿足： IB≧I BS )(10 0 ??????? CLMR VVVV RIC OLCESDCC)(600m i n ??????? CDR VVVV RIC OLCESDCC)(6 0 0)(1 0 0 ???? CR?? ??????????????????2 0 010 )(COLC E SDCCBOLBEOHRVVVVBSKRVVVBImAI 3 ???? ? ?? 小 結(jié) 一、 本章內(nèi)容提要 ： 半導(dǎo)體二極管和三極管的開關(guān)特性 A、硅管的閾值電壓為 — ， B、在脈沖與數(shù)字電路中，在大幅度脈沖信號(hào)作用下， 半導(dǎo)體三極管交替工作在截止區(qū)與飽和區(qū)，作為開 關(guān)元件來(lái)使用。 TTL與非門： A、 TTL與非門 電路分析 B、 TTL與非門的特性與參數(shù) 輸出高電平 UOH和輸出低電平 UOL 閾值電壓 UT。 開門電平 UON和關(guān)門電平 UOFF 噪聲容限 UNL、 UNH 輸入短路電流 IIS， 輸入漏電流 IIH 關(guān)門電阻 ROFF、 開門電阻 RON 灌電流 IL≤25mA、拉電流 IL≤14mA，實(shí)際不允許拉電流超過(guò) 。 扇入扇出系數(shù) 導(dǎo)通延遲時(shí)間 tPHL、 截止延遲時(shí)間、平均延遲時(shí)間 集電極開路門（ OC門） 外接上拉電阻 RL的選取： 三態(tài) TTL電路（三態(tài)門） 邏輯符號(hào)、真值表 MOS集成邏輯門 m a xm i n LLL RRR ??ILLMOLCCIHOHOHCCmIIVVLmInIVVL RR ???? ??m i nm a x , A、 MOS管的開關(guān)特性 非 飽和區(qū) 、 飽和區(qū) 、 截止區(qū) B、 CMOS 反相器 電路結(jié)構(gòu)、電路分析、 CMOS反相器的主要特性 C、 CMOS電路特點(diǎn) D、其它幾種 CMOS門電路 CMOS與非門電路 CMOS或非門 CMOS傳輸門 集成門電路使用中的實(shí)際問(wèn)題 TTL電路與 CMOS電路的接口 MOS電路使用注意事項(xiàng) 二、舉例： 已知某與非門的電壓傳輸特性、輸入特性、輸出特 性分別如圖曲線所示。試求出它的有關(guān)參數(shù)。 輸出高電平 VOH= 輸出低電平 VOL= 輸入短路電流 IIS= 高電平輸入電流 IIH= 關(guān)門電平 VOOF= 開門電平 VON= 低電平噪聲容限 VNL= 高電平噪聲容限 VNH= 扇出系數(shù) NO=15 門檻電平 VTH= 最大拉電流 IOH=6mA 最大灌電流 IOL=18mA 如圖所示電路中 ， 凡是能實(shí)現(xiàn) 功能 (即 )的打 “ √ ” 號(hào) ， 否則打 “ X” 號(hào) 。 (a)、 (b)圖為 TTL電路 ； (c)、 圖為 CMOS電路 。 圖 (a)、 (b)、 (c)：為 “ X” 號(hào) A AF ? 試判斷如圖所示的電路能否按各圖所要求的邏輯關(guān) 系正常工作 ?若不能正常工作，請(qǐng)作相應(yīng)的改動(dòng)。若 電路接法有錯(cuò)，改電路；若電路正確但給定的邏輯 關(guān)系不對(duì) ， 則寫出正確的邏輯表達(dá)式 。 能正常工作 的在圖中括號(hào)內(nèi)打 “ √ ” ， 否則打 “ X”。 已知： TTL門的 IOH=， IOL=10mA， VOH=， VOL=， CMOS門的 VDD=5V,VOH=5V, VOL=0V,IOH=， IOL=。 解 : 通過(guò)對(duì)圖電路的分析，可得下面的結(jié)論： 具體理由如下： A、 電路正常工作而 Y1處于高電平時(shí)向外拉的負(fù)載電流 IL應(yīng)小于 IOH。 已知 故 因此， 成立。 B、當(dāng) Y2為低電平時(shí)，則應(yīng)考慮灌電流影響。而灌電流 為： )(),(),( 321 NOCDABYNOBAYY E SABY ?????ABY ?1OHLOHRVLIImAImAILOH＜)()(15????)()(15 05 mAImAI OLR VVLLOLDD ???? ?? ＞ 因此 ， 負(fù)載過(guò)大 ， 不能正常工作 。 為保證電路能正 常工作 ， 應(yīng)加大 RL的阻值 ， 使： 故將 RL改為 10K即可 。 C、 對(duì)于 Y3， 不允許電路采用這種連接方法 。 當(dāng)兩個(gè)門 輸出狀態(tài)不一致時(shí) ， 過(guò)大的電流將使門燒壞 ， 對(duì)一 般的 TTL或 CMOS門來(lái)說(shuō) ， 這種接法應(yīng)予避免 。 若仍要實(shí)現(xiàn) ， 可考慮在兩個(gè)與非門后 面增加一個(gè)與門或者改用集電極開路 （ OC） 門或漏 極開路 (OD)門的電路來(lái)實(shí)現(xiàn) 。 )( 5 ???? KROLDDIVLCDABY3 ?? TTL門電路及 CMOS門電路如下圖所示，已知 TTL門的參數(shù)為： VON=， VOFF=， RON=2K， ROFF=，VIH=， VIL=0V。試寫出各電路的輸出邏輯函數(shù)表達(dá)式。 解：當(dāng) R小于 ROFF690Ω 時(shí)， Vi小于 VOFF，輸入為低電平； 當(dāng) R大于 RON2kΩ 時(shí)， Vi小于 VON ，輸入為高電平； A: R=100小于 ROFF ， B: R=100K大于 RON ， 101 ??? AF012 ??? AF C:當(dāng) VB＝ “ 0”時(shí)， P點(diǎn)的等效電阻為 RP=，大于 RON ， 此時(shí)輸入為高電平： VP=1 ； 當(dāng) VB＝ “ 1”時(shí)， VIH＝ ， 所以，輸入當(dāng)作低電平處理： VP=0 。 VB＝ “ 0”， VP=1 VB＝ “ 1”， VP=0 D:對(duì)于 CMOS電路，由于 柵極絕緣，無(wú)柵極電流 ，若在輸入柵極端接一電阻到地，相當(dāng)于直接接地，則輸入為低電平。 THP VVV ＜)( 105 5 ??? ?BAF ??3104 ???? AF 二輸入 TTL與非門接成圖所示電路 。 已知與非門的 VOH=3． 6V， VOL=0． 3V， IOH=1． 0mA， IOL=20mA， RC=1KΩ ， EC=+10V， β =40。 若要實(shí)現(xiàn) : 試確定電阻 RB的取值范圍 。 分析 ： 該電路要求前級(jí)門既能推動(dòng)后 級(jí)的反相器正常工作 ， 又要保 證門本身輸出的驅(qū)動(dòng)電流不致 過(guò)大以超出正常的負(fù)載能力 。 因此電阻 RB的選擇要適中 ， RB過(guò)小將造成門的輸出 電流太大； RB太大 ， 將使 T管基極電流太小以致不 能滿足三極管的飽和條件 。 BAVBAP O ???? , 解 :根據(jù)電路中門和反相器的連接形式 ， 當(dāng)門輸出為低 電平時(shí) ， 不可能有電流灌入 ， 故這時(shí)電阻 RB的取值 不受任何約束 。 當(dāng)門輸出為高電平時(shí) ， 首先要求門 流出的電流要小于 IOH， 為此可得： 其次 ， 要求注入 T管基極的電流 IB≥I BS， 即： 因此 ， RB的取值范圍為： )( ????????KRIOHBEOHBBEOHIVVBOHRVV)(5 ??????????KRRCEVVBRERVVCBEOHCCBBEOH?????? KRK B CMOS電路如圖所示，輸入 A、 B及控制信號(hào) C的波 形如圖所示，試畫出 Q的波形 。 A、當(dāng) C=0時(shí)： TG1開啟、 TG2關(guān) 閉 ,Q端電位由 A,B信號(hào)決定。 B、當(dāng) C=1時(shí)： TGl關(guān)閉、 TG2開 啟 ,由 G G2和 TG2構(gòu)成一 環(huán)路 ,Q端電位由 B信號(hào)決定。