【正文】 用不同的設計方式，這里只介紹 VHDL設計輸入方式，其輸入步驟如下： (1) 在 File菜單中選擇 New， 然后在跳出的對話框中選擇 Text Edit File，再選擇 OK，即可打開一個無標題的 Text Edit窗口。 第 8章 電子設計自動化 (2) 在 File菜單中選擇 Save As（或 Save），在彈出的 Save As對話框中輸入文件名 freqdiv8，選擇擴展名 .vhd和文件要存放的位置。 也可以直接在 File Name欄中直接輸入帶完整目錄名和后綴的文件名，如： D:\My work\demo\ freq 。 如果目錄名不存在， MAX+plusⅡ 會詢問是否建立這個目錄， 選擇“是（ Y）”。 這樣， Text Edit窗口的標題就變?yōu)?freq 。 需要注意的是，用戶最好為每一個設計建立一個它自己的子目錄，與這個設計有關的所有文件都存放在它的子目錄下。 第 8章 電子設計自動化 (3) 在 File菜單中選擇 Project\Set Project to Current File，將。 LIBRARY IEEE； USE ； USE ； ENTITY freqdiv8 IS 注意， 實體名要與文件名一致。 PORT( clkin : IN STDLOGIC； clkout : OUT STDLOGIC )； (4) 在標題為 Text Edit窗口中鍵入 8分頻器的VHDL源程序： 第 8章 電子設計自動化 END ENTITY freqdiv8； ARCHITECTURE arch OF freqdiv8 IS SIGNAL t : STDLOGICVECTOR( 2 DOWNTO 0 )； BEGIN PROCESS( clkin) BEGIN IF( clkin′EVENT AND clkin = ′1′ ) THEN t = t + 1； END IF； END PROCESS； PROCESS( clkin ) BEGIN 第 8章 電子設計自動化 IF( clkin′EVENT AND clkin = ′1′ ) THEN IF(t = 011 AND t 111) THEN clkout = ′1′； ELSE clkout = ′0′； END IF； END IF； END PROCESS； END ARCHITECTURE arch； 第 8章 電子設計自動化 2． 編譯處理與仿真 1） (1) 選擇 MAX+plusⅡ 菜單中的 Complier，打開 Complier窗口， 如圖 8 10所示。 (2) 選擇 Interfaces菜單中的 VHDL Netlist Reader Setting， 在彈出的對話框中指定 VHDL設計文件是 87版本還是 93版本。 第 8章 電子設計自動化 (3) 選擇 File菜單中的 Project\Saveamp。Check，即運行編譯器（ Complier）和網(wǎng)表提取器（ Nestlist Extractor）。如果設計文件中沒有語法錯誤， 將生成一個編譯網(wǎng)表文件（ .snf） 。否則，就會在 Complier窗口下就會出現(xiàn) Messages窗口，用鼠標左鍵雙擊某個錯誤（ Error）或警告（ Warning）信息， 就會定位至設計文件中導致出現(xiàn)該信息的位置，修改設計文件后， 重新進行語法檢查， 直到?jīng)]有錯誤和警告信息為止。 第 8章 電子設計自動化 圖 8 10 編譯器窗口 第 8章 電子設計自動化 2） (1) 先打開 Complier窗口，然后在 Processing菜單中選擇Functional SNF Extractor（功能仿真網(wǎng)表文件提取器）， 編譯窗口將會如圖 8 10（ a）所示。 (2) 選擇窗口中的 Start項，即開始執(zhí)行功能編譯。其中的Functional SNF Extractor將產(chǎn)生一個用于功能仿真的仿真網(wǎng)表文件（ .snf）。由于功能編譯與器件無關，所以該仿真網(wǎng)表文件中不包含實際電路的時延信息。 第 8章 電子設計自動化 3） 功能仿真不考慮實際電路中的時延， 只能驗證邏輯功能是否正確。 (1) 建立仿真波形文件， ① 在 File菜單中選擇 New，然后在跳出的對話框中選擇Waveform Edit File和后綴名 .scf，再選擇 OK，即可打開一個無標題的 Waveform Edit窗口。 ② 設置最大仿真時間。在 File菜單中選擇 End Time，就可以在彈出的 End Time對話框中設置所允許的最大仿真時間（如 10 μs）。 第 8章 電子設計自動化 ③ 選擇 Node菜單中的 Insert Node from SNF， 打開 Insert Node from SNF對話框。對話框的 Node/Group欄中為星號（ *）， 選擇 List， 這樣就在左邊一欄中列出了該設計中存在的所有信號（包括內(nèi)部信號和端口信號）。用鼠標選中激勵（輸入）信號和需要仿真的信號（ clkin、 clkout、 t），再用對話框中的“ =” 將它們添加到右邊一欄中。完成后，選擇 OK，這些信號就出現(xiàn)在 Waveform Edit窗口的 Name欄中。 第 8章 電子設計自動化 ④ 編輯輸入信號的波形。 在 Waveform Edit窗口中用鼠標選中輸入信號 clkin， clkin這一行將全部變黑，再點擊窗口最左邊工具條中的第 4個（從下向上數(shù)）圖標，就會彈出一個 Overwrite Clock對話框，在該對話框中設置 clkin初始值（ 0或 1）和周期（為 20ns的倍數(shù)），完成后選擇 OK。 最后將編輯好的仿真波形文件保存到該設計的子目錄（ D:\Mywork\demo\）當中，文件名為 。 注意，仿真波形文件名也必須與源文件名保持一致。 第 8章 電子設計自動化 (2) 設置仿真時間范圍： 在 Utilities菜單中選擇 Select， 然后可以在彈出的 Select對話框中設置仿真時間范圍，如 0 ns～ 5 μs，但不能超出前面所設置的最大仿真時間。 第 8章 電子設計自動化 (3) 執(zhí)行功能仿真： 在 MAX+plusⅡ 菜單中選擇 Simulator， 即可打開仿真器（ Simulator）窗口；在仿真器窗口中選擇 Start開始進行仿真；仿真完畢后，選擇 Open SCF打開 Waveform Edit窗口，通過觀察仿真后的波形，驗證功能是否符合設計要求。 如果功能不正確， 則要重新修改設計文件， 再重復上述的所有過程。 第 8章 電子設計自動化 圖 8 11 波形編輯窗口和功能仿真波形 第 8章 電子設計自動化 4） 器件編譯。 (1) 首先打開 Complier窗口，然后在菜單 Processing中選擇Timing SNF Extractor（時序仿真網(wǎng)表文件提取器），編譯窗口將會如圖 8 10（ b）所示。 (2) 選擇器件。選擇 Assign菜單中的 Device， 在彈出的對話框中選擇可編程邏輯器件系列和具體型號，如 MAX7000系列的EPM7032LC446。 (3) 鎖定引腳。選擇 Assign菜單中的 Pin/Location/Chip， 即彈出圖 8 12所示對話框； 單擊 Search，又會彈出圖 8 13所示對話框。 第 8章 電子設計自動化 圖 8 12 引腳鎖定對話框 第 8章 電子設計自動化 圖 8 13 引腳選擇列表框 第 8章 電子設計自動化 在圖 813引腳選擇列表框中單擊 List， 即可列出該設計的所有端口；選中某個端口，單擊 OK，該端口的名稱和方向就會自動添加到引腳鎖定對話框的相應欄中。在引腳鎖定對話框中指定分配給該端口的引腳編號， 然后單擊 Add， 添加到下面的列表中。 重復以上兩個過程， 給所有的端口都分配一個引腳， 完成后單擊 OK。 第 8章 電子設計自動化 (4) 執(zhí)行器件編譯。選擇 Complier窗口中的 Start， 開始進行編譯。編譯完成后，生成一個報告文件（ .rpt）、一個用于時序仿真和定時分析的仿真網(wǎng)表文件（ .snf）和一個編程文件（ .pof）。 5） 時序仿真不僅可以檢驗邏輯功能，而且可以考慮具體器件的各種時延，所以其仿真結果更接近于實際情況。時序仿真的操作步驟如下： (1) 選擇 File菜單中的 Open， 打開進行功能仿真時建立的仿真波形文件 。 第 8章 電子設計自動化 (2) 選擇菜單 MAX+plusⅡ 中的 Simulator， 打開 Simulator窗口，選擇 Start開始進行仿真；仿真完畢后，選擇 Open SCF打開Waveform Edit窗口， 觀察仿真后的波形，從圖中可以看出時延的存在，如圖 8 14所示。 圖 8 14 波形編輯窗口和時序仿真波形 第 8章 電子設計自動化 (1) 在 MAX+plusⅡ 菜單中選擇 Timing Analyzer， 即可打開定時分析窗口。 定時分析有三種模式（如表 8 9所示），可以在菜單 Analysis中選擇。 表 8 9 定時分析的三種模式 定時分析模式 說 明 時延矩陣（ Delay Matrix） 分析從輸入到輸出之間各種路徑的時延 時序電路性能（ Registered Performance） 分析時序電路性能， 主要是時鐘的最高工作頻率 建立 /保持時間矩陣（ Setup/Hold Matrix） 分析從輸入引腳到觸發(fā)器、 鎖存器和異步 RAM的輸入信號所需要的最小建立和保持時間 第 8章 電子設計自動化 (2) 在定時分析窗口選擇 Start，開始執(zhí)行定時分析。圖 8 15所示就是在本例中用到的兩種定時分析模式的窗口。 如果時序仿真和定時分析的結果不能滿足要求， 則需要修改設計或更換器件，然后再重復以上的過程。 圖 8 15 定時仿真器窗口 第 8章 電子設計自動化 3．器件編程 以上各步執(zhí)行后， 一個設計已經(jīng)全部完成，下面在MAX+plusⅡ 菜單中選擇 Programmer，即可打開編程器窗口， 在該窗口下將器件編譯生成的編程文件編程到選定的器件中去，這通常稱為下載（ Down Load）。下載完成后，原來無特定功能的 PLD器件便成為了具有某個確定功能的邏輯模塊。