復(fù)習(xí)大綱校本ppt課件-資料下載頁
2024-11-03 19:25本頁面
【正文】 檢查電路能否自啟動 1 2 4 6 列狀態(tài)真值表、選觸發(fā)器，求時鐘、輸出、狀態(tài)、驅(qū)動方程 5 狀態(tài)分配 3 化簡 存在無效狀態(tài)時 寄存器 在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器。 寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的 。一個觸發(fā)器可以存儲 1位二進(jìn)制代碼 ， 存放 n位二進(jìn)制代碼的寄存器 ， 需用 n個觸發(fā)器來構(gòu)成 。 按照功能的不同 ， 可將寄存器分為基本寄存器和移位寄存器兩大類 。 基本寄存器只能并行送入數(shù)據(jù) ， 需要時也只能并行輸出 。 移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移 ， 數(shù)據(jù)既可以并行輸入 、 并行輸出 ， 也可以串行輸入 、 串行輸出 ， 還可以并行輸入 、 串行輸出 ， 串行輸入 、 并行輸出 ， 十分靈活 ， 用途也很廣 。 常用時序邏輯功能器件 計(jì)數(shù)器 在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱為計(jì)數(shù)器。 二進(jìn)制計(jì)數(shù)器、非二進(jìn)制計(jì)數(shù)器 加法計(jì)數(shù)器、減法計(jì)數(shù)器、可逆計(jì)數(shù)器 同步計(jì)數(shù)器、異步計(jì)數(shù)器 按 CP脈沖輸入方式： 按計(jì)數(shù)規(guī)律： 按計(jì)數(shù)的進(jìn)制： 集成計(jì)數(shù)器 ： 7416 74390 N進(jìn)制計(jì)數(shù)器 CP脈沖引入方式：同步、異步 計(jì)數(shù)模式： 清零方式：異步、同步 預(yù)置數(shù)方式：異步、同步 P319 習(xí)題 習(xí)題 四、存儲器和可編程邏輯器件 用來存放數(shù)據(jù)、資料、程序等二進(jìn)制信息的器件。 存取速度：反映存儲器的工作速度。 存儲容量：字?jǐn)?shù)位數(shù)（字位） 1024=1K 1024K=1M 1024M=1G 存儲器 半導(dǎo)體存儲器的功能及分類。 ROM、 PROM、 EPROM的電路結(jié)構(gòu)及工作原理，理解與陣列 (譯碼器 )和或陣列 (存儲陣列 )的原理及用存儲器實(shí)現(xiàn)組合函數(shù)的方法。 存儲矩陣地址譯碼器讀 / 寫控制電路…………地址碼輸入片選讀 / 寫控制輸入 / 輸出由大量存儲單元 構(gòu)成的矩陣 用以決定訪問 哪個字單元 用以決定芯 片是否工作 用以決定對 被選中的單元 是讀還是寫 讀出及寫入 數(shù)據(jù)的通道 可編程邏輯器件 PLD 由與陣列和或陣列構(gòu)成，用戶定義和設(shè)置邏輯功能的器件。 PLD器件主要有 PLA、 PAL、 GAL P383 習(xí)題 脈沖波形的獲取有兩種方法：利用脈沖信號產(chǎn)生器直接產(chǎn)生、對已有信號進(jìn)行變換 五、脈沖產(chǎn)生與變換電路 基本單元電路：多諧振蕩器 單穩(wěn)態(tài)觸發(fā)器 施密特觸發(fā)器 555定時器 能將模擬量轉(zhuǎn)換為數(shù)字量的電路稱為模數(shù)轉(zhuǎn)換器 ， 簡稱 A/D轉(zhuǎn)換器或 ADC； 能將數(shù)字量轉(zhuǎn)換為模擬量的電路稱為數(shù)模轉(zhuǎn)換器 ， 簡稱 D/A轉(zhuǎn)換器或 DAC。 ADC和 DAC是溝通模擬電路和數(shù)字電路的橋梁 ， 也可稱之為兩者之間的接口 。 六、 A/D、 D/A轉(zhuǎn)換 轉(zhuǎn)換精度和轉(zhuǎn)換速度 轉(zhuǎn)換方式及其特點(diǎn) D／ A轉(zhuǎn)換器： 權(quán)電阻 DAC， 倒 T型電阻網(wǎng)絡(luò) DAC的工作原理及技術(shù)參數(shù)， D／ A轉(zhuǎn)換器的轉(zhuǎn)換精度、分辨率的定義。 A ／ D轉(zhuǎn)換器： 轉(zhuǎn)換的四個步驟（采樣、保持、量化、編碼）、采樣定理、采樣保持電路的工作原理。直接 ADC重點(diǎn)掌握逐次逼近型 ADC的構(gòu)成及原理。間接 ADC重點(diǎn)掌握雙積分型 ADC。 D／ A和 A／ D變換的作用及分類方法
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1