【正文】 ELSE rdtemp = rdtemp(10 DOWNTO 0) amp。 39。039。 END IF。 ELSIF(rt = 39。139。 AND rt = 7) THEN datafini = 39。139。 rdata = rdatacrc(16 DOWNTO 5)。 rt = 39。039。 IF(rdatacrc(4 DOWNTO 0) /= rdtemp(11 DOWNTO 7)) THEN ERROR0 = 39。139。 END IF。 END IF。 END IF。 END PROCESS。 END m。 4. 17 位寄存器設計 對于 12位信息碼所產(chǎn)生的 17 位 CRC碼，我們需要 17位的寄存器進行存儲。17位寄存器的設計方法是相同的，只需要對 VHDL 帶代碼做適當?shù)男薷摹? 5. 整體電路 通過前面幾步的設計，我們已經(jīng)把所 有模塊都設計完了，現(xiàn)在我們就是把前面設計好電路整起來，組成一個完整的電路。 整合步驟： 首先創(chuàng)建一個文件夾，然后在 QuartusⅡ軟件上新建一個工程并存放在所 課程設計（論文） 15 創(chuàng)建那個文件夾中，再在剛所新建的工程中新建一個 Block Digram File，然后將前面已經(jīng)做好的模塊添加到該文件中，再將它們連起來。即可組成一個完整的電路圖。 整合電路圖： 圖 32 整合后的電路 課程設計（論文） 16 四 .程序的調試與運行結果說明 總電路設計完成以后，接著一步就是檢驗檢驗電路是否正確。我們在QUARTUS II 軟件上依次 為每一個模塊的電路新建一個時序仿真波形圖，最后再為總電路設計一個時序仿真波形圖。具體步驟如下： 1. 建立工作庫文件夾和編輯設計文件 為了檢驗電路設計是否正確，首先由要檢驗的電路新建一個波形文件，然后再做時序仿真，輸入相應數(shù)據(jù)，檢驗與預期結果是否一致。 建立工作庫文件夾和編輯設計文件： 圖 41 建立工作庫文件夾 新建波形文件 設置仿真時間 添加輸入輸出端口 設置輸入端口波形 仿真得到輸出端口波形 分析輸出結果 課程設計（論文） 17 2. 時序仿真 仿真調試主要驗證設計電路邏輯功能、時序的正確性，本設計中主要采 用功能仿真方法對設計的電路進行仿真。 功能仿真時，首先建立仿真波形文件，選擇仿真信號，對選定的輸入信號設置參數(shù)，選定的仿真信號和設置的參數(shù)。 功能仿真波形結果如圖 44 所示。對數(shù)據(jù)進行比較，可以看出功能仿真結果是正確的，進而說明電路設計的正確性。 新建一個波形文件，仿真時仿真的結果將會存在這個文件中： 圖 42 建立波形文件 課程設計（論文） 18 3. 設置開始時間和結束時間及時間段 圖 43 設置時間 4. 奇偶校驗碼波形圖 圖 44 奇偶校驗碼生成電路的波形圖 這部分電路是為了檢測奇偶電路的，我們只用了 一組數(shù)據(jù) 101010101011。結果顯示和我們用人工算的一樣 課程設計（論文） 19 5. CRC 碼校驗仿真波形圖 圖 45 CRC 碼生成電路波形圖 這個波形的仿真是為了檢驗我們設計的這個電路是否正常的工作，并檢查此電路的正確性和可行性 6. 整合電路校驗碼的波形圖 圖 46 整合后的電路波形圖 這是為了進一步的檢測我們以上電路的正確性，我們用了一些數(shù)據(jù)進行了檢測。 以下是我們使用的數(shù)據(jù) 000000000000 111111111111 010101010101 111100001100 111111110000 課程設計（論文） 20 五 課程設計總結 主要從以下幾方面總結： 1． 設計過程中出現(xiàn)的問題及采用的解決方法； 2． 設計達到的目的； 3． 感受。 這次課設我的收獲很多，在一開始的幾天中一直沒什么頭緒，不知道該從哪處下手去做。光是憑借著自己想所以浪費了很多時間還沒什么進展。后來自己查了幾本書，知道了大概的步驟和電路圖。但是自己設計的電路圖在仿真方面總是出問題，經(jīng)過老師的講解后才知道仿真是要從每一個小的元件做起，而不是連完整個電路之后在進行，這樣一旦出現(xiàn)錯誤就會很難查出來。 在每一次的課設中都會學到很多東西，這一次則更多，不僅鍛煉了動手動腦的能力，而且，在越來越深入的學習和查資料中，更讓我覺得組成原理的精深，覆蓋的廣泛，而我們上課所學和考試考的內容真的只是一些皮毛，讓我知道了真的學懂這門課并不是一件容易的事。以后我也會加倍努力，學好我的專業(yè)課程。 課程設計（論文） 21 參考文獻 [1] 白中英 ， 計算機組成原理（第四版） ，北京，科學出版社， 2021 年 9 月。 [2] 杜玉遠 ， EDA 設計快速入門圓．電子世界， 2021 年 1 月。 [3] 余孟嘗，數(shù)字電子技術基礎簡明教程（第 三版）， 1998 年 12 月。 [4] ALTERA 公司 ， ADHL 語言 [M].北京 :清華大學出版社 ， 1998。 [5] 劉寶琴 ， ALTERA 可編程邏輯器件及其應用 [M].北京 :清華大學出版社 ，1995。 [6] 宋萬杰，羅豐，吳順君． CPLD 技術及零應用 [M]．西安：西安電子科技大學出版社 ， 1999。 [7] 莊鎮(zhèn)泉 胡慶生，電子設計自動化 [M]北京，科學出版社， 2021 。