雙二選一多路選擇器課程設(shè)計(jì)-資料下載頁
2025-06-05 14:31本頁面
【正文】 d、建立全加器仿真文件 ① 點(diǎn)擊新建按鈕，選擇 othersVector Waveform File，出現(xiàn)仿真文件編輯界面如圖所示。 ② 選擇【 Edit】 【 End time】出現(xiàn)設(shè)置仿真時(shí)間長度對話框如圖所示，如可設(shè)為 50us，單擊 OK 結(jié)束設(shè)置 ③ 選 擇 Node Finder 出現(xiàn)查找節(jié)點(diǎn)對話框如圖所示。在 Filter 欄中選擇Pins:all，在 Look in 欄中選擇 Fadder，點(diǎn)擊 List 按鈕。出現(xiàn)節(jié)點(diǎn)列表選擇對話框如圖所示。點(diǎn)擊 中間全選按鈕 再點(diǎn)擊 OK ，所示節(jié)點(diǎn)被加到波形編輯窗口如圖所示。 ④ 編輯輸入波形 ,用鼠標(biāo)左鍵 單擊圖所示窗 口的時(shí)鐘信號名 CLK，使之變成藍(lán)色條，再單擊左列的時(shí)鐘設(shè)置鍵 ，下部分 CLK的時(shí)鐘周期設(shè)置為 50ns； Clock窗口中的 Duty cycle， 占空比默認(rèn)為 50，即 50%占空比。然后再分別設(shè)置 EN和RST 的電平， RST為復(fù)位端， EN為使能端。最后設(shè)置好的激勵(lì)信號波形如圖下所示。 ⑤ 選擇 擇菜單 Assignment→ Settings,即彈出如圖 選擇仿真參數(shù)設(shè)置窗口。 ⑥ 選擇【 Processing】 【 Start simulation】或用快捷按鈕進(jìn)行波形仿真。仿真成功后，生成仿真波形如圖所示 程序分析： 這是一個(gè)雙 2 選 1 多路選擇器， a a2和 a3分別為兩個(gè)數(shù)字輸入端的端口名， s0、 s1為通道選擇控制信號輸入端的端口名， outy 為輸出端的端口名。實(shí)體 mux21a 是一個(gè) 2選一選通電路，實(shí)體 muxk 是元件的例化，其作用是將兩個(gè)mux21a 組合成一個(gè) 3選 1多路選擇器 。 三、仿真結(jié)果 二選一多路選擇器仿真圖 雙二選一多路選擇器仿真圖 四、總結(jié) 通過本次課程設(shè)計(jì)對二選一多路選擇器的設(shè)計(jì)和實(shí)現(xiàn)，使我熟悉 QuartuasⅡ的 VHDL文本設(shè)計(jì)的全過程，并積累總結(jié)了一些經(jīng)驗(yàn)，整個(gè)設(shè)計(jì)過程運(yùn)用了 VHDL語言進(jìn)行描述 、 簡單組合電路和多層次電路的設(shè)計(jì) 。 在二選一多路選擇器 仿真結(jié)果 中 出現(xiàn)延時(shí)，應(yīng)該將 a， b， s 的周期增大些，且要保證單位為 us，實(shí)驗(yàn)文件夾名字與程序中所用的實(shí)體名 必須 一致， 負(fù)責(zé)導(dǎo)致程序運(yùn)行時(shí)無法找到文件夾，無法正常工作。
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號-1