數(shù)字鐘的設(shè)計(jì)word版-資料下載頁
2025-06-05 11:43本頁面
【正文】 PROCESS(clk,reset) BEGIN IF(reset=39。039。)THEN count=000000。 ELSIF(clk39。event and clk=39。139。)THEN IF(count(3 DOWNTO 0)=1001)THEN IF(count1623)THEN count=count+7。 else count=000000。 END IF。 ELSIF (count1623)THEN count=count+1。 ELSE count=000000。 END IF。 END IF。 END PROCESS。 END fun。 整點(diǎn)報(bào)時(shí)模塊 VHDL 語言源程序 LIBRARY IEEE。 USE 。 USE 。 ENTITY alert IS PORT(clk:IN STD_LOGIC。 dain:IN STD_LOGIC_VECTOR(6 DOWNTO 0)。 speak:OUT STD_LOGIC。 lamp:OUT STD_LOGIC_VECTOR(2 DOWNTO 0))。 16 END alert。 ARCHITECTURE fun OF alert IS SIGNAL count:STD_LOGIC_VECTOR(1 DOWNTO 0)。 SIGNAL count1:STD_LOGIC_VECTOR(1 DOWNTO 0)。 BEGIN speaker:PROCESS(clk) BEGIN speak=count1(1)。 IF(clk39。event and clk=39。139。)THEN IF(dain=0000000)THEN IF(count1=10)THEN count1=00。 ELSE count1=count1+1。 END IF 。 END IF 。 END IF 。 END PROCESS speaker。 lamper:PROCESS(clk) BEGIN IF(rising_edge(clk))THEN IF(count=10)THEN IF(count=00)THEN lamp=001。 ELSIF(count=01)THEN lamp=010。 ELSIF(count=10)THEN lamp=100。 17 END IF。 count=count+1。 ELSE count=00。 END IF。 END IF。 END PROCESS lamper。 END fun。
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號-1