【正文】 將各單元設(shè)計(jì)成方形 。 （ 4）考慮到熱場(chǎng)對(duì)器件工作的影響，應(yīng)注意電路溫度分布是否合理。 135 單元配置恰當(dāng) （ 1）芯片面積降低 10%，管芯成品率 /圓片 可提高 15?20%。 （ 2）多用并聯(lián)形式，如或非門，少用串聯(lián)形式，如與非門。 （ 3）大跨導(dǎo)管采用梳狀或馬蹄形，小跨導(dǎo)管采用條狀圖形，使圖形排列盡可能規(guī)整。 136 布線合理 ?布線面積往往為其電路元器件總面積的幾倍 ， 在多層布線中尤為突出 。 ?擴(kuò)散條 /多晶硅互連多為垂直方向 ， 金屬連線為水平方向 ， 電源地線采用金屬線 ， 與其他金屬線平行 。 ?長(zhǎng)連線選用金屬 。 ?多晶硅穿過(guò) Al線下面時(shí) ， 長(zhǎng)度盡可能短 ， 以降低寄生電容 。 ?注意 VDD、 VSS布線 ， 連線要有適當(dāng)?shù)膶挾?。 ?容易引起 “ 串?dāng)_ ” 的布線 （ 主要為傳送不同信號(hào)的連線 ） ， 一定要遠(yuǎn)離 ， 不可靠攏平行排列 。 137 CMOS電路版圖設(shè)計(jì)對(duì)布線和接觸孔的特殊要求 （ 1） 為抑制 Latch up， 要特別注意合理布置電源接觸孔和 VDD引線 ， 減小橫向電流密度和橫向電阻 RS、 RW。 ? 采用接襯底的環(huán)行 VDD布線 。 ? 增多 VDD、 VSS接觸孔 ， 加大接觸面積 ， 增加連線牢固性 。 ? 對(duì)每一個(gè) VDD孔 ， 在相鄰阱中配以對(duì)應(yīng)的 VSS接觸孔 ， 以增加并行電流通路 。 ? 盡量使 VDD、 VSS接觸孔的長(zhǎng)邊相互平行 。 ? 接 VDD的孔盡可能離阱近一些 。 ? 接 VSS的孔盡可能安排在阱的所有邊上（ P阱）。 138 （ 2） 盡量不要使多晶硅位于 p+區(qū)域上 多晶硅大多用 n+摻雜 ， 以獲得較低的電阻率。 若多晶硅位于 p+區(qū)域 ， 在進(jìn)行 p+摻雜時(shí)多晶硅已存在 ， 同時(shí)對(duì)其也進(jìn)行了摻雜 ——導(dǎo)致雜質(zhì)補(bǔ)償 ， 使 ?多晶硅 ?。 （ 3） 金屬間距應(yīng)留得較大一些 （ 3?或 4?） 因?yàn)?，金屬?duì)光得反射能力強(qiáng)，使得光刻時(shí)難以精確分辨金屬邊緣。應(yīng)適當(dāng)留以裕量。 139 雙層金屬布線時(shí)的優(yōu)化方案 （ 1）全局電源線、地線和時(shí)鐘線用第二層金屬線。 （ 2）電源支線和信號(hào)線用第一層金屬線（兩層金屬之間用通孔連接）。 （ 3）盡可能使兩層金屬互相垂直，減小交疊部分得面積。 140 7) CMOS反相器 版圖流程 141 N well P well CMOS反相器版圖流程 (1) 1. 阱 —— 做 N阱和 P阱封閉圖形，窗口注入形成 P管和 N管的襯底 142 N diffusion CMOS反相器版圖流程 (2) 2. 有源區(qū) —— 做晶體管的區(qū)域（ G、 D、 S、 B區(qū) )，封閉圖形處是氮化硅掩蔽層，該處不會(huì)長(zhǎng)場(chǎng)氧化層 143 P diffusion CMOS反相器版圖流程 (2) 2. 有源區(qū) —— 做晶體管的區(qū)域（ G、 D、 S、 B區(qū) )，封閉圖形處是氮化硅掩蔽層，該處不會(huì)長(zhǎng)場(chǎng)氧化層 144 Poly gate CMOS反相器版圖流程 (3) 3. 多晶硅 —— 做硅柵和多晶硅連線。封閉圖形處，保留多晶硅 145 N+ implant CMOS反相器版圖流程 (4) 4. 有源區(qū)注入 —— P+， N+區(qū)（ select)。 146 P+ implant CMOS反相器版圖流程 (4) 4. 有源區(qū)注入 —— P+、 N+區(qū)（ select)。 147 contact CMOS反相器版圖流程 (5) 5. 接觸孔 —— 多晶硅，注入?yún)^(qū)和金屬線 1接觸端子。 148 Metal 1 CMOS反相器版圖流程 (6) 6. 金屬線 1—— 做金屬連線，封閉圖形處保留鋁 149 via CMOS反相器版圖流程 (7) 7. 通孔 —— 兩層金屬連線之間連接的端子 150 Metal 2 CMOS反相器版圖流程 (8) 8. 金屬線 2—— 做金屬連線，封閉圖形處保留鋁 151 VDD GND VDD GND inverter： Schematic: Layout: input output m1 m2 m2 m1 152 1. 阱 ——做 N阱和 P阱封閉圖形處，窗口注入形成 P管和 N管的襯底 2. 有源區(qū) ——做晶體管的區(qū)域（ G、 D、 S、 B區(qū) )，封閉圖形處是氮化硅掩蔽層，該處不會(huì)長(zhǎng)場(chǎng)氧化層 3. 多晶硅 ——做硅柵和多晶硅連線。封閉圖形處，保留多晶硅 4. 有源區(qū)注入 ——P+、 N+區(qū)（ select)。做源漏及阱或襯底連接區(qū)的注入 5. 接觸孔 ——多晶硅，注入?yún)^(qū)和金屬線 1接觸端子。 6. 金屬線 1——做金屬連線，封閉圖形處保留鋁 7. 通孔 ——兩層金屬連線之間連接的端子 8. 金屬線 2——做金屬連線，封閉圖形處保留鋁 硅柵 CMOS 版圖和工藝的關(guān)系 153 1. 有源區(qū)和場(chǎng)區(qū)是互補(bǔ)的，晶體管做在有源區(qū)處，金屬和多晶連線多做在場(chǎng)區(qū)上。 2. 有源區(qū)和 P+,N+注入?yún)^(qū)的關(guān)系：有源區(qū)即無(wú)場(chǎng)氧化層，在這區(qū)域中可做 N型和 P型各種晶體管，此區(qū)一次形成。 3. 至于以后何處是 NMOS晶體管，何處是 PMOS晶體管，要由 P+注入?yún)^(qū)和 N+注入?yún)^(qū)那次光刻決定。 4. 有源區(qū)的圖形（與多晶硅交疊處除外）和 P+注入?yún)^(qū)交集處即形成 P+有源區(qū)， P+注入?yún)^(qū)比所交有源區(qū)要大些。 須解釋的問(wèn)題： 154 5. 有源區(qū)的圖形（與多晶硅交疊處除外）和 N+注入?yún)^(qū)交集處即形成 N+有源區(qū)， N+注入?yún)^(qū)比所交有源區(qū)要大些。 6. 兩層半布線 金屬，多晶硅可做連線，所注入的有源區(qū)也是導(dǎo)體，可做短連線（方塊電阻大）。三層布線之間，多晶硅和注入有源區(qū)不能相交布線，因?yàn)橄嘟惶幮纬闪司w管，使得注入有源區(qū)連線斷開(kāi)。 7. 三層半布線 金屬 1，金屬 2 ，多晶硅可做連線，所注入的有源區(qū)也是導(dǎo)體，可做短連線（方塊電阻大）。四層線之間，多晶硅和注入有源區(qū)不能相交布線，因?yàn)橄嘟惶幮纬闪司w管，使得注入有源區(qū)連線斷開(kāi)。