【經(jīng)管勵(lì)志】smt實(shí)裝電路板可測(cè)性的設(shè)計(jì)-資料下載頁(yè)
2025-05-07 17:59本頁(yè)面
【正文】 TRACE 放大到 40mil 寬。 參考三 將 TEST PADS 均衡地分布在 PC BOARD 上 如果探針沒(méi)有均衡的分布在壓板上或集中在一區(qū)域時(shí)，高的壓力會(huì)使 DUT 或治具變彎曲。如此會(huì)造成部份探針不能接觸到測(cè)試點(diǎn)，結(jié)果可能產(chǎn)生真空密封的問(wèn)題或基板破損。因此要盡量將探針均勻地分布在治具上。 參考四 不要把 IC 的控制線直接以 COMMON RESISTOR 接于 GROUND 或 VCC 上 1. 在 CPU 的部分，至少有三種主要型態(tài)的點(diǎn)要考慮到 : (1)External instruction access pin(EA) (2)Initialize pin (3)utputs enable pin 2. 在基板設(shè)計(jì)的時(shí)候，可以考慮將控制端 OPEN 串接防止 NOISE 用的電阻，不要 對(duì)這些信號(hào)線采用 COMMON 電阻方式，盡可能使用 PullDown 或 PullUp 的電 Leeyoo 立宇科技 Page 9 of 11 阻隔離。 21Probing 的考量 NO. DESCRIPTION SPECIFICATION 一 提供精確的定位孔 (TOOLING HOLES) A 由 DUT DATUM 至 TEST PAD 間的誤差 B 在 DUT放置兩個(gè) TOOLING HOLES，兩者距 離越遠(yuǎn)越好且不同邊 C TOOLING HOLE 的直徑誤差 +二 PROBE PADS 的直徑 +三 在 PROBE SIDE 的所有零件高度 不可超出 四 在 DUT 的邊緣不可有零件或 TEST PADS 五 在每個(gè) TEST PAD 的環(huán)狀周圍不可有零件及其他遮蔽物 六 在零件面的 TEST PADS其邊緣需與零件保持距離 七 所有 PROBING 的區(qū)域應(yīng)該 SOLDER COATED 或相等之傳導(dǎo)物，表面不可氧化 八 TEST PADS 不可防銲或被銘宇油墨覆蓋 九 所有 THROUGHHOLES 應(yīng)填滿 真空式治具適用 十 在 TOOLING HOLES 的環(huán)狀周圍不可有零件與TEST PADS 十一 PROBE TEST PADS 或引線，不可在零件或零件腳上 十二 避免在兩側(cè) PROBING，利用引線將 TEST POINTS引至另一邊 (SOLDER 面最佳 ) Leeyoo 立宇科技 Page 10 of 11 十三 各 PROBE PADS 間的距離最小不要小于 以上最佳 22 電路測(cè)試的考慮 NO DESCRIPTION 在每個(gè)電路節(jié)點(diǎn)都需要有 TEST PAD 一 A 節(jié)點(diǎn)的定義為每一個(gè)銅箔 PATTERN B 每個(gè) IC 皆應(yīng)有 POWER 與 GROUND 的 NODE 為 TEST PAD，且越近越好 。一般皆在 以內(nèi) 不需要依賴 EDGE CONNECTOR 或電路 TRACES 為 TEST POINTS 二 A 此種 TEST POINTS 極容易接觸不良且易傷害金手指 B 最佳方式為采用專用的 TEST PADS，將 PROBING 的 TRACES 擴(kuò)大為 40mil以上 三 將 TEST PADS 均衡地分布在 PC BOARD 四 不要將 IC 的控制線直接以 COMMON RESISTOR 連接 GROUND 或 VCC Leeyoo 立宇科技 Page 11 of
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1