【導(dǎo)讀】隨著半導(dǎo)體工藝的進(jìn)步，器件的特征尺寸逐漸減小。在深亞微米和納米技術(shù)。時(shí)代，電路的可靠性正逐步成為電路設(shè)計(jì)者和研究人員主要關(guān)注的問題。寸的減少導(dǎo)致集成電路對(duì)宇宙射線和放射性元素產(chǎn)生的粒子更加敏感。的敏感節(jié)點(diǎn)受到粒子撞擊時(shí)，可能會(huì)產(chǎn)生瞬時(shí)電壓電流的變化。路狀態(tài)的破壞，稱為軟失效。遞下去，影響時(shí)序邏輯電路正常功能的實(shí)現(xiàn)。設(shè)計(jì)較低軟失效率的時(shí)序電路單元。對(duì)集成電路的發(fā)展具有重要意義。針對(duì)應(yīng)用廣泛的Quatro-8T抗軟失效電路中存在的翻轉(zhuǎn)問題進(jìn)行了。改進(jìn)，進(jìn)一步提高了電路的可靠性，使得電路的抗軟失效能力得到加強(qiáng)。確的時(shí)序邏輯功能。常運(yùn)行并造成存儲(chǔ)數(shù)據(jù)的改變。達(dá)到柵擊穿等故障發(fā)生概率的5000倍以上[1]。陽風(fēng)粒子會(huì)導(dǎo)致軌道上航天器的電子設(shè)備發(fā)生軟失效。速度和集成度大大提高等原因，深亞微米和納米集成電路對(duì)軟失效愈發(fā)敏感。射已經(jīng)足以造成軟失效的產(chǎn)生。但是ECC應(yīng)用范圍有限，無法有效防止鎖存器和觸發(fā)

　　

【正文】 實(shí)現(xiàn)抗軟失效的新型鎖存器和觸發(fā)器。 本章小結(jié) 本章分析了 Quatro8T電路單元中存在的翻轉(zhuǎn)問題，提出了新型改進(jìn)電路去改善這一問題，同時(shí)用改進(jìn)電路單元構(gòu)成了鎖存器和不同類型的觸發(fā)器，仿真驗(yàn)證了其波形的正確性，并且進(jìn)行了相互之間的比較。改進(jìn)電路單元在較低的延遲和功耗損失情況下，能夠有效提高時(shí)序電路單元的抗軟失效能力，在軟失效問題日益顯著的今天，具有一定的應(yīng)用價(jià)值和實(shí)際意義。 北京大學(xué)信息科學(xué)技術(shù)學(xué)院學(xué)士論文 王子一 28 第五章 總結(jié)和未來工作 【總結(jié)】 隨著工藝的進(jìn)步，器件特征尺寸逐步減少，軟失效問題在當(dāng)代的數(shù)字集成電路設(shè)計(jì)中顯得越來越顯著。因此提高時(shí)序邏輯電路單元中的抗軟失效能力，顯得十分必要。本文通過對(duì)抗軟失效電路的研究和分析，提出了針對(duì)應(yīng)用廣泛的Quatro8T 電路單元的改進(jìn)電路，電路進(jìn)一步提高了單元的抗軟失效能力，使得電路擁有應(yīng)用的實(shí)際價(jià)值。同時(shí)用改進(jìn)電路單元構(gòu)成的時(shí)序邏輯電路單元，例如鎖存器、主從觸發(fā)器以及脈沖觸發(fā)器都可以正確實(shí)現(xiàn)時(shí)序電路邏輯功能，用一定的延遲功耗損失換取了軟失效能力的提高，具有良好的消除軟失效的功能。 【未來工作】 本文工 作限于時(shí)間等因素的限制，還有一些工作尚未展開，在未來的工作中將根據(jù)以下幾點(diǎn)進(jìn)行進(jìn)一步的研究。 第一點(diǎn)： 改進(jìn)電路單元等電路只是用模擬軟件 Hspice 進(jìn)行了仿真，缺乏實(shí)際的流片結(jié)構(gòu)，未來可以進(jìn)行在實(shí)際電路的基礎(chǔ)上，更加真實(shí)模擬軟失效的影響，引證電路的抗軟失效能力。 第二點(diǎn)：與傳統(tǒng)的 Quatro8T 電路相比，改進(jìn)電路軟失效能力增強(qiáng)，但是面積和延遲都有一定增強(qiáng)，未來可以進(jìn)一步改進(jìn)電路，降低電路的面積和功耗延遲，從而優(yōu)化性能，更好的實(shí)現(xiàn)功能。 第三點(diǎn)：搭建更大的電路模塊，從系統(tǒng)級(jí)去引證抗軟失效能力和軟失效的影響，從而使得研究更具有實(shí)際的應(yīng)用價(jià)值。 北京大學(xué)信息科學(xué)技術(shù)學(xué)院學(xué)士論文 王子一 29 參考文獻(xiàn) [1] . Soft Errors in Advanced Computer Systems. IEEE Design amp。 Test of Computers, 2020, 22, 3, – 266. [2] , . Alphaparticleinduced Soft Errors in Dynamic Memories. IEEE Transactions on Electron Devices, 1979, 26, 1, – 9. [3] , . Effect of Cosmic Rays on Computer Memories. SCIENCE, 1979, 206, 16, – 788. [4] , . Novel Soft Error Robust FlipFlops in 65nm CMOS. IEEE Transactions on Nuclear Science, 2020, 58, 5. [5] , , . Low Cost Soft Error Hardened Latch Design for NanoScale CMOS Technology in Presence of Process Varition. Microelectronics Reliability, 2020, 53, . [6] Haiqing Nan, Ken Choi. High Perforamnce,Low Cost,and Robust Soft Error Tolerant Latch Designs for NanoScale CMOS Technology. IEEE Transactions on Circuits and Systems, 2020, 59, 7. [7] , , . Upset Hardened Memory Design for Submicron CMOS Technology. IEEE Transactions on Nuclear Science, 43, 6, . [8] , , . A Soft Error Tolerant 10T SRAM BitCell with Differential Read Capability. IEEE Transactions on Nuclear Science, 2020, 56, 6. [9] , , . Circuit and Latch Capable of Masking Soft Error with Schmitt Trigger. J Electron Test, 2020, 24, . [10] , , , et al. IBM Experiments in Soft Fails in Computer Electronics 1978?1994. IBM Journal of Research and Development, 1996, 40, 1, – 18. 北京大學(xué)信息科學(xué)技術(shù)學(xué)院學(xué)士論文 王子一 30 [11] , , . Characterization of Soft Errors Caused by Single Event Upsets in CMOS Transactions on Dependable and Secure Computing, 2020, 1, 2, – 143. [12] . Terrestrial Cosmic Rays. IBM Journal of Research and Development, 1996, 40, 1, – 39. [13] , , , et al. Logic Soft Errors in Sub65nm Technologies Design and CAD Challenges. Proceedings of the 42nd annual conference on Design automation,2020. pp2– 4. [14] Jan , 周潤(rùn)德等譯 . 數(shù)字集成電路 —— 電路、系統(tǒng)與設(shè)計(jì) . 北京：電子工業(yè)出版社， 2020年，第二版， . [15] , , . Latch Susceptibility to Transient Faults and New Hardening Approach. IEEE Computer Society, 2020, 56, 9, . [16] , . Basic Mechanisms and Modeling of SingleEvent Upset in Digital Microelectronics. IEEE Transactions on Nuclear Science, 2020, 50, 3, . [17] , , , , . Analysis of Soft Error Rate in FlipFlops and Scannable Latches. Microsystems Design Laboratory. [18] . Radiationinduced Soft Errors in Advanced Semiconductor Technologies. IEEE ., 2020, 5, . [19] Hwang, JinFa Lin, MingHwa Sheu. LowPower PulseTriggered FlipFlop Design with Conditional PulseEnhancement Scheme. IEEE Trancansactions on VLSI Systems, 2020, 20, 2, . 北京大學(xué)信息科學(xué)技術(shù)學(xué)院學(xué)士論文 王子一 31 致謝 在本 論文完成之際，我要向所有幫助過我的老師、同學(xué)表示衷心的感謝！ 我要特別感謝我的指導(dǎo)老師 賈嵩 老師的熱情關(guān)懷和悉心指導(dǎo)。在我撰寫論文的過程中， 賈嵩 老師傾注了大量的心血和汗水。從開題報(bào)告的修改、論文的架構(gòu)擬定到最終定稿，他給予了殷切的指導(dǎo)，提出了許多寶貴的意見。無論是在論文的選題、構(gòu)思和資料 的收集方面，還是在論文的研究方法以及成文定稿方面，我都得到了賈嵩 老師悉心細(xì)致的教誨和無私的幫助，特別是他廣博的學(xué)識(shí)、嚴(yán)謹(jǐn)?shù)闹螌W(xué)精神和一絲不茍的工作作風(fēng)使我受益匪淺，在此表示真誠(chéng)地感謝和深深的謝意 。 其次必須感謝的是同一個(gè)組 的研究生師兄們，劉黎師兄，呂世公師兄，顏世琳師兄和唐文懿師兄。他們?cè)诮M會(huì)上活躍的思維、層出不窮的想法大大地開拓了我的研究思路，給了我很大的啟發(fā)。劉黎師兄和唐文懿是我的助教，在大三的數(shù)字集成電路、大四的設(shè)計(jì)實(shí)習(xí)課程上和畢設(shè)上給予了我很多幫助，也讓我對(duì)組里的科研、生活環(huán)境更加了解。在這里我要真誠(chéng)的對(duì)他們說一聲謝謝。 也非常感謝我身邊的同學(xué)們，王瑋同學(xué)，室友王寧宇、姜夢(mèng)吟同學(xué)和班級(jí)里其他同學(xué)，班長(zhǎng)李秀紅同學(xué)，組織部的郭佳奇師兄，薛萍學(xué)姐和其他的小伙伴們，感謝你們大學(xué)四年來在生活、學(xué)習(xí)上對(duì)我的幫助和鼓勵(lì)，我們一起成 長(zhǎng)，一起進(jìn)步，你們永遠(yuǎn)是我最好的朋友。 最后我還要感謝培養(yǎng)我長(zhǎng)大含辛 茹苦的父母，謝謝你們 。我會(huì)更加努力的奮斗，用更好的成果去回報(bào)你們。 北京大學(xué)信息科學(xué)技術(shù)學(xué)院學(xué)士論文 王子一 32 北京大學(xué)學(xué)位論文原創(chuàng)性聲明和使用授權(quán)說明 原創(chuàng)性聲明 本人鄭重聲明： 所呈交的學(xué)位論文，是本人在導(dǎo)師的指導(dǎo)下，獨(dú)立進(jìn)行研究工作所取得的成果。除文中已經(jīng)注明引用的內(nèi)容外，本論文不含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫過的作品或成果。對(duì)本文的研究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式標(biāo)明。本聲明的法律結(jié)果由本人承擔(dān)。 論文作者簽名： 日期： 年 月 日 學(xué)位論文使用授權(quán)說明 本人完全了解北京大學(xué)關(guān)于收集、保存、使用學(xué)位論文的規(guī)定，即： ? 按照學(xué)校要求提交學(xué)位論文的印刷本和電子版本； ? 學(xué)校有權(quán)保存學(xué)位論文的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)，在校園網(wǎng)上提供服務(wù)； ? 學(xué)?？梢圆捎糜坝?、縮印、數(shù)字化或其它復(fù)制手段保存論文； ? 因某種特殊原因需要延遲發(fā)布學(xué)位論文電子版，授權(quán)學(xué)?！跻荒?/□兩年 /□三年以后，在校園網(wǎng)上全文發(fā)布。 （保密論文在解密后遵守此規(guī)定） 論文作者簽名： 導(dǎo)師簽名： 日期： 年 月 日