【導讀】導下進行的研究工作及取得的成果。盡我所知，除文中特別加以標注和致。含我為獲得及其它教育機構的學位或學歷而使用過的材料。明并表示了謝意。以贏利為目的前提下，學?？梢怨颊撐牡牟糠只蛉績热荨Ｊ绞菙祿杉蹇?，常用的有422、485等總線板卡。已經成為一種標準，軟件開發(fā)者要根據指定的設備進行訪問。根據調查顯示，70%的嚴重系統(tǒng)錯誤和系統(tǒng)崩潰是由硬件沖突引起。通用串行總線的出現，很好的解決了以上這些問題。易的實現低成本、高可靠性的多點數據采集系統(tǒng)。所有USB設備支持熱拔插，系統(tǒng)對其進行。4)有總線電源保護，系統(tǒng)連續(xù)3ms沒有總線活動，USB自動進入刮起狀態(tài)。這是第一個為所有的USB產品提出設計請求的標淮。標準進行闡述和擴充的基礎上，發(fā)布了USB標準的規(guī)范。目前，USB總線的協議版本已經達到了，支持的最高。出了USB接口和數據采集系統(tǒng)的研究現狀。等方面討論了、、USBOTG協議。對PC機與數據采集器的接口方式和USB控制芯片

　　

【正文】 與D12 集成電路相互連接的簡圖： 圖 AT89C51 與 PDIUSBD12 連接電路 89C51 可以用地址數據總線復用 /非復用兩種連接方式，設計中采用了非復用方式。因為只需一位地址，所以 D12 的 ALE 直接接為低電平，用 PDIUSBD12 的 A0 腳作為地址位。 A0 可與 89C51 的任意一個 I/O 口相連。 89C51 的 P1 口 (P10 一 P17)，是內部上拉的雙向 I/O 口，向 P1 口寫 1 時， 1 口被內部上拉為高電平，并且可以用作輸入口；當作 采用 USB接口的高速數據采集器硬件設計 第 27 頁 共 35 頁 為輸入腳時， P1 口管腳被外部拉低，因為外部上拉而產生電流。在這里， A0 是與 P17相連， A0 為高時，表示 DATA0DATA7 上收到的是命令字； A0 為低時，表明接收到的是數據。 D12 的 Vdd 工作在 5V，此時 會輸出 的電壓，用于提供給 D+作參考電壓。 DMACK_N 接高電平， CS_N 接低電平作為片選。 GL_N 接發(fā)光二極管后加電阻接高電平，它的亮暗將反映 USB 芯片的工作狀態(tài)。雖然 D12 可以編程輸出時鐘，但由于 D12 上電復 位時默認時鐘頻率為 4MHZ，欲讓 MCU 工作在 12MHZ/24MHZ，必須通過軟件編程實現，而單片機在程序執(zhí)行過程中無法改變時鐘頻率。為解決這一問題，需在設計中加入選頻電路，當 CLKOUT 輸出在軟件編程下改為 12MHz/24MHz 時，選頻電路脈沖觸發(fā)單穩(wěn)態(tài)電路，產生單片機復位脈沖，此脈沖持續(xù)時間應大于 CLKOUT 腳輸出信號不穩(wěn)定期 (通過調整單穩(wěn)電路中的電容電阻值來實現 )， 51 復位后可運行在新時鐘下。但這增加了電路的復雜性。而且，這種方式也增加了電路的不穩(wěn)定性。尤其是對于 MCU 的外圍設備很多時，更不宜用單一時鐘 方式。設計中采用了獨立時鐘方式，即D12 與 MCU 各用一個時鐘。 USB 協議規(guī)定，當總線上 3us 沒有活動時，外設將進入掛起狀態(tài)。此時， D12 的SUSPEND 引腳輸出高電平。將此引腳與 MCU 的某個 I/O 腳相連，當 MCU 檢測到 D12進入掛起狀態(tài)，且它也沒有其它待處理事物時，也進入休眠狀態(tài)。另外， D+與主機端口的連接也需注意。 D12 提供了兩種連接方式 :(一 )用內部上拉電阻與軟件編程。此方式下通過向某一特定寄存器位寫 1 來實現與主機連接，斷開連接只需向相應位寫 0。 (二 )直接在 D+線外接上拉電阻，用插拔電纜實現連接與斷開 。對于總線供電設備，兩種方式都可用 。對于自供電設備，建議用前者，因為對于自供電設備，若用方式二，插上電纜后，經常出現系統(tǒng)檢測不到設備或主機讀取描述符不成功的情況，這與 D+的上拉電阻有關。D+上的外接上拉電阻若由 HUB 的本地電源供電，則可能沒有 VCC，此時檢測不到設備 。若上拉電阻采用總線供電，而 HUB 的主控制器用本地電源供電，則可檢測到設備連接，但讀取描述符出錯。若不加相應電路或軟件修改，在操作中必須先拔電纜，再斷 /接外設電源，操作較麻煩。 USB 接口硬件設計 USB 接口部分的硬件電路設計主要實現與 USB 總線的連接， USB 總線的數據傳輸，檢測總線的掛起于復位， USB 通訊的狀態(tài)指示，抗干擾等功能。這些功能由微控制器和 采用 USB接口的高速數據采集器硬件設計 第 28 頁 共 35 頁 PDIUSBD12 及相應的外圍電路共同實現。另外，為了方便 USB 接口的硬件調試，系統(tǒng)增加了一個 RS232 接口。在程序運行過程中，可以把 USB 接口的配置和狀態(tài)通過 RS232接口發(fā)送出來。 USB 接口部分硬件框圖如圖 所示。 圖 USB 接口硬件框圖 整個硬件系統(tǒng)主要分為下述幾個模塊： 單片機模塊：它是控制的核心，根據設計的要求，寫在其內部 EPROM 中的單片機序需要完成初始化、數據 采集、傳輸數據給 PDIUSBD12 等功能。 USB 協議轉換模塊：這個模塊以 PDIUSBD12 為核心，將接收到的數據經過轉換發(fā)送到 USB 口。 USB 接口電路部分：主要是設備檢測和抗干擾電路。 復位與掛起恢復電路：處理系統(tǒng)的上電和手動復位，檢測 PDIUSBD12 的掛起狀態(tài)在其從掛起狀態(tài)恢復時喚醒 (復位 )單片機。 擴展端口：用于與數據采集系統(tǒng)連接和系統(tǒng)調試。 下面，對主要的硬件設計和應該注意的問題加以說明。 USB 接口電路 USB 接口電路如圖 所示。 采用 USB接口的高速數據采集器硬件設計 第 29 頁 共 35 頁 圖 USB 接口電路 圖中 D12DP 和 D12DM 分別接 PDIUSBD12 的 D+和 D。它們是 USB 的數據線，外接匹配電阻是 18 歐姆。當 USB 電纜斷開與主機的連接時， D+和 D處于懸浮狀態(tài)，在噪聲環(huán)境下， D+和 D的狀態(tài)可能由于感應噪聲而發(fā)生變化， SIE 有時會誤以為是主機產生的恢復信號從而使 PDIUSBD12 錯誤的退出掛起狀態(tài)。因此需要將 D+接一個 1M的下拉電阻，而 D接一個 1M 的上拉電阻。 PDIUSBD12 本身的 ESD(Electro Static Discharge)保護能力是有限的，在嚴重的情況下，靜電放電甚至可能損害到電子元件，為了有 效的防止這種情況的出現，可以在 D，D+和地線之間并聯一個瞬變電壓抑制器。本設計采用的是德州儀器的 SN75240 芯片。當 AB 或 CD 兩端出現瞬間高能量沖擊時，它能以極高的速度把兩端的阻抗值由高阻態(tài)變?yōu)榈妥钁B(tài)，吸收一個大電流，從而把它兩端間的電壓鉗位在一個較小的數值上，保護后面的電路元件不因瞬態(tài)高電壓的沖擊而損壞。 復位與掛起恢復電路 系統(tǒng)中單片機和 USB 控制芯片都需要復位， PDIUSBD12 具有內置的上電復位電路，所以可以將 RESET_N引腳直接連到 VCC即可實現上電復位。但是這樣使得 PDIUSBD12在不用的時候也是打開的，在操作或存儲時可能產生的靜電放電 (ESD) ，導致PDIUSBD12 進入不確定的狀態(tài)。為了避免這種情況出現，我們通過單片機的 I/O 端口來給 PDIUSBD12 提供復位信號。 單片機的復位可以有兩種途徑 :一種是上電復位和手動復位，另外一種方式是當PDIUSBD12 從掛起狀態(tài)回復的時候，通過圖 的復位電路產生一個正脈沖來復位 /喚醒單片機。 采用 USB接口的高速數據采集器硬件設計 第 30 頁 共 35 頁 圖 USB 掛起恢復喚醒電路 如圖中所示，當 PDIUSBD12 從掛起狀態(tài)恢復時， D12SUSPD 端從高電平變成低電平，經過兩個單穩(wěn)態(tài)觸 發(fā)器 74HC123， RESUME 端輸出一個正脈沖以復位 /喚醒 89C52。正脈沖的寬度由 74HC123 外部連接的電容和電阻決定。這里單穩(wěn)態(tài)觸發(fā)器 74HC123 的作用是能夠防止 D12SUSPD 引腳上的干擾脈沖導致單片機復位。當 D12SUSPD 端出現一個負脈沖時，第一個單穩(wěn)態(tài)觸發(fā)器的 /Q 端輸出一個負脈沖，使得第二個單穩(wěn)態(tài)觸發(fā)器不能觸發(fā)。只有 D12SUSPD 引腳上的負脈沖保持到第一個單穩(wěn)態(tài)觸發(fā)器的輸出脈沖結束才能使第二個單穩(wěn)態(tài)觸發(fā)器觸發(fā)，使單片機復位。 本章小結 本章詳細敘述了 基于 USB 接口的高速數據采集器 硬件設計。其中，分別介紹低通濾波器電路、采樣保持電路、 AT89C51 和 PDIUSBD12 連接電路、 USB 接口硬件設計，并給出了硬件電路原理圖。 采用 USB接口的高速數據采集器硬件設計 第 31 頁 共 35 頁 5 結 論 本 數據采集器硬件設計 是基于 USB 接口設計的 ，利用單片機知識和電子電路知識相聯系來實現整個系統(tǒng)。 首先我了解基于 USB 接口的數據采集系統(tǒng)的研究背景，提出課題的研究意義，指出了用 USB 接口相較于其他接口的優(yōu)勢： 易實現、成本低、快速、兼容性強 。另外還指出了 USB 接口和數據采集系統(tǒng)的研究現狀。 具體地 從 USB 系統(tǒng)組成、 USB 的傳輸、 USB 的數據單元、 USB 的設備請求等方面討論了 、 、USBOTG 協議。 提出系統(tǒng)總體設計方案。對 PC 機與數據采集器的接口方式和 USB 控制芯片的選取進行了 分析，并說明了選用 USB 主控芯片 PDIUSBD12 和 USB 接口方式原因及其優(yōu)勢。同時簡單介紹了 PDIUSBD12 和單片機 AT89C51 的特性和功能。最后，闡述了 數據采集器的設計 實現。 詳細敘述別介紹低通濾波器電路、采樣保持電路、AT89C51 和 PDIUSBD12 連接電路、 USB 接口硬件設計。 由 于設計是基于 USB 進行的，在設計過程中查閱了大量的有關 USB 和數據采集器方面 的知識，因此，通過本設計使我對 USB 的協議和它的結構組成有了一定的了解 ，對數據器芯片的 功能有了深刻的了解。通過本次設計 我對數據采集器有了一定的了解。在設計過程中，我們也遇到了很多困難，在硬件方面由于之前沒有接觸 USB 接口控制芯片 ，不知道其工作原理。因而剛開始設計進程很慢，后來通過各種渠道比如到圖書館查閱相關資料、上網等才把其弄懂。在指導老師的精心指導下，得以把 整體框架清理出來 。 采用 USB接口的高速數據采集器硬件設計 第 32 頁 共 35 頁 參考文獻 [1] 高翔 . 基于 USB 的實時數據采集系統(tǒng)的設計和實現 [D]. 西北工業(yè)大學碩士學位論文， 2020. [2] 孟祥軍 . 基于 USB 接口的數據采集系統(tǒng)研究 [D]. 山東科技大學碩士學位論文，2020. [3] 段軍 . 基于 USB 的數據采集和控制系統(tǒng)的開發(fā)與研究 [D].南京理工大學碩士學位論文， 2020. [4] 王凡，揭曉，潘克修等 . 基于 USB 的高速數據采集系統(tǒng)的設計 [J]. 國外電子測量技術 , 2020， 25(7)： 50－ 52. [5] 馬海潮 . 超高速數據采 集技術發(fā)展現狀 [J]. 測試技術學報 , 2020， 17(4)： 287－ 292. [6] J. Ludvig, J. Mcarthy, S. Meuendorffer etc. Reprogrammable Platforms for HighSpeed Data Acquisition [J]. Design Automation for Embedded Systems，2020(7)， . [7] 張劍 . 基于 USB 總線的便攜式數據采集系統(tǒng)設計 [D]. 南京理工大學碩士學位論文， 2020. [8] 曾錚 . 基于 DSP 和 USB 的聲音信號采集系統(tǒng)設計 [D]. 北方工業(yè)大學碩士學位論文 , 2020. [9] 劉丁，毛德柱，王云飛 . USB 在數據采集系統(tǒng)中的應用 [J].電子技術應用 , 2020，(4)： 37－ 39. [10] A. Bogaerts, R. Keyser, G. Mugnai etc. SCI Data Acquisition Systems Doing more with less. 1995. [11] USB Implementer’ s Forum Universal Serial Bus Specification Revision [S],Septermber 23,1998 [12] 許永和 .USB 外圍設備設計與應用 [M].北京中國電力出版社， 2020 [13]王奕，王凱 .基于 的數據采集系統(tǒng)的設計與實現 .電子工程師， 2020 采用 USB接口的高速數據采集器硬件設計 第 33 頁 共 35 頁 [14]Universal Serial Bus Specification,Compaq,Intel ， Microsoft ， NEC Revision September23, 1998 [15] Cypress Semiconductor. EZUSB FX Manual Technical Reference[M]. San Diego,1998. 采用 USB接口的高速數據采集器硬件設計 第 34 頁 共 35 頁 致 謝 在本次設計過程中，我得到了來自學校、院里等方面的幫助，成功的完成了自己畢