【正文】 備完全不用關(guān)閉計(jì)算機(jī)。USB 為接纜和連接頭提供了單一模型，解決了外設(shè)越來越多所造成的插槽緊張問 題。通過使用 Hub 擴(kuò)展，可接多達(dá) 127 個(gè)外設(shè)。 USB 共有 4 種傳輸模式 :控制傳輸 (control)、同步傳輸（ Synchronization)、中斷傳輸 (interrupt)、批量傳輸 (bulk)，以適應(yīng)不同設(shè)備的需要。 USB 總線提供最大達(dá) 5V， 500mA 電流，對(duì)于功耗較小的設(shè)備來說這是非常有效的。 USB 控制芯片的 選擇 要實(shí)現(xiàn)一個(gè) USB 設(shè)備，首先面對(duì)的問題就是選擇一種適合的 USB 控制芯片。而不需要外接微控制器的芯片又可以分為專門為 USB 設(shè)計(jì)的芯片和嵌入通用微控制器內(nèi)核的芯片。較為典型的代表為 Cypress 公司推出的 CY7C63101A、 CY7C63723 等等。這些控制器芯片的優(yōu)點(diǎn)是開發(fā)者已經(jīng)熟悉了這些通用微控制器的結(jié)構(gòu)和指令集，所以開發(fā)起來救比較容易。此類芯片的典型代表有： Cypress 公司的 EZ_USB 系列芯片 (內(nèi)嵌 80C186)， Amtel 公司的 AT76C711(內(nèi)嵌Atmel AVR)， SIEMNES 公司的 C541U(內(nèi)嵌 80C5 80C52)等等。如果選擇了這種設(shè)計(jì)方按，那么必須再選擇一個(gè)微控制器芯片，這樣就增加了設(shè)備的體積。既然需要外接微控制器，這些芯片就必須提供一個(gè)串行或者并行的數(shù)據(jù)總線來與微控制器進(jìn)行連接。此類芯片的典型代表有： Philips 公司的 PDIUSBD1 Netchip 公司的 NET2888 芯片、 National Semiconductor 公司的 。 PDIUSBD12 芯片簡(jiǎn)介 PDIUSBD12 是 Philips 公司的一款性價(jià)比很高的 USB 器件，其內(nèi)部無微控制器，需要通過八位并行接口與其他微控制器配合使用，并支持 DMA 傳輸。微控制器分離的接口器件是開發(fā) USB 設(shè)備較為快捷、經(jīng)濟(jì)的選擇。 圖 PDIUSD12 引腳圖 PDIUSD12 芯片八位并行 I/O 口線 DATA0 至 DATA7 具有可控的三態(tài)門電路，故而 采用 USB接口的高速數(shù)據(jù)采集器硬件設(shè)計(jì) 第 19 頁(yè) 共 35 頁(yè) PDIUSD12 芯片可以直接與 AT89C52 的數(shù)據(jù)總線相連。 VDD、 GND、 D+、 D 一四引腳與 USB 電纜的下游插座相連，其中 VDD 與GND 之間的 5V 電壓可為設(shè)備提供電源； D+和 D 一為信號(hào)線。 XTAL1 和 XATL2 為外部時(shí)鐘信號(hào)引入端，使用 6MHz 晶振。 芯片中串行輸入引擎 (SIE)模塊起著至關(guān) 重要的作用，主要完成所有的 USB 協(xié)議層功能，例如同步模式識(shí)別、并 /串轉(zhuǎn)換、位填充 /去填充、 CRC 檢驗(yàn) /產(chǎn)生、包 PID 產(chǎn)生 /確認(rèn)、地址識(shí)別、握手信號(hào)包響應(yīng) /產(chǎn)生。 在 USB 的 D+和 D 一數(shù)據(jù)線上，為了消除連線上可能的外界干擾，需要分別連接一個(gè) 1 兆歐姆的下拉電阻。這樣外圍處理器可以處理 USB 不連接時(shí)的工作狀態(tài)。 D+和 D 一管腳上分別接有一個(gè) 10 歐姆的差分傳輸平衡電阻，以保證數(shù)據(jù)傳送正確。 ALE 管腳與單片機(jī)的 ALE管腳相連，此時(shí)可以把八位數(shù)據(jù)端口作為地址 /數(shù)據(jù)復(fù)用總線使用。端點(diǎn) 1 規(guī)定為同步模式的 USB 數(shù)據(jù)傳輸 (只能為中斷傳輸或者批量傳輸 )，有 IN 和 OUT 兩個(gè)方向。如果配置為同步式 (只能進(jìn)行中斷或者塊傳輸 )，則分IN 和 OUT 兩個(gè)方向；如果配置為等時(shí) IN/OUT 模式，也有兩個(gè)方向 。 AT89C51 介紹 AT89C51 單片機(jī)是采用高性能的 靜態(tài) SOC51 設(shè)計(jì)。全部支持 12 時(shí)鐘和 6 時(shí)鐘操作，包含 128 字節(jié)和 256 字節(jié)RAM、 32 條 I/O 口線、 3 個(gè) 16 位定時(shí) /計(jì)數(shù)器、 6 輸入 4 優(yōu)先級(jí)嵌套中斷結(jié)構(gòu)、 1 個(gè)串行 I/O 口 (可用于多機(jī)通信 I/O 擴(kuò)展或全雙工 UART)，以及片內(nèi)振蕩器和時(shí)鐘電路。 可實(shí)現(xiàn)兩個(gè)由軟件選擇的節(jié)電模式空閑模式和掉電模式。掉電模式保存 RAM 的內(nèi) 容，但是凍結(jié)振蕩器，導(dǎo)致所有其它的片內(nèi)功能停止工作。運(yùn)行可從時(shí)鐘停止處恢復(fù)。 Vcc 電源：提供掉電、空閑、正常工作電壓。 P0 也可以在訪問外部程序存儲(chǔ)器時(shí)作地址的低字節(jié)，在訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)作數(shù)據(jù)總線，此時(shí)通過內(nèi)部強(qiáng)上拉輸出 1。當(dāng)作為輸入腳時(shí)，被外部拉低的 Pl 口會(huì)因?yàn)閮?nèi)部上拉而輸出電流。當(dāng)作為輸入腳時(shí)，被外部拉低的 P2 口會(huì)因?yàn)閮?nèi)部上拉而輸出電流。當(dāng)使用 8 位尋址方式 (MOVRi)訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)， P2 口發(fā)送 P2 特殊功能寄存器的內(nèi)容。當(dāng)作為輸入腳時(shí)，被外部拉低的 P3 口會(huì)因?yàn)閮?nèi)部上拉而輸出電流。 ALE 地址鎖存使能：在訪問外部存儲(chǔ)器時(shí)，輸出脈沖鎖存地址的低字節(jié)，在正常情況下， ALE 輸出信號(hào)恒定為 1/6 振蕩頻率。 ALE 可以通過置位 SFR 的 禁止，置位后 ALE 只能在執(zhí)行 MOVX 指令時(shí)被激活。 EA/Vpp 外部尋址使能 /編程電壓：在訪問整個(gè)外部程序存儲(chǔ)器時(shí)， EA 必須外部置低。該引腳在對(duì) FLASH 編程時(shí)接 5V/12V 編程電壓 (Vpp)。 XATL1 晶體 1：反相振蕩放大器輸入和內(nèi)部時(shí)鐘發(fā)生電路輸入。 系統(tǒng)硬件設(shè)計(jì)方案 采用 USB接口的高速數(shù)據(jù)采集器硬件設(shè)計(jì) 第 23 頁(yè) 共 35 頁(yè) 圖 USB 數(shù)據(jù)采集系統(tǒng)框圖 本 USB 數(shù)據(jù)采集系統(tǒng)硬件主要由微控制器 AT89C5 A/D 轉(zhuǎn)換芯片 ADC080USB 接口芯片 PDIUSBD12 組成。 ADC0809 內(nèi)八通道多路轉(zhuǎn)換器由 89C51 控制將某一路信號(hào)接入系統(tǒng)。每次 A/D 轉(zhuǎn)換的啟動(dòng)由主機(jī)軟件的DveiceIoConrtol 命令來啟動(dòng)。數(shù)據(jù)采集器的系統(tǒng)框圖如圖所示。對(duì) PC 機(jī)與數(shù)據(jù)采集器的接口方式和 USB 控制芯片的選取進(jìn)行了 分析，并說明了選用 USB 主控芯片 PDIUSBD12 和 USB 接口方式 原因及其優(yōu)勢(shì)。最后 ，闡述了 數(shù)據(jù)采集器的設(shè)計(jì) 實(shí)現(xiàn)。由香農(nóng)采樣定理知 :要能從不失真地采樣信號(hào)中復(fù)現(xiàn)原連續(xù)信號(hào)，采樣頻率必須大于或等于信號(hào)頻率的兩倍。 模擬濾波器通?？煞譃閮纱箢悾簾o源濾波器，由 RLC 元件構(gòu)成 ；有源濾波器，主要由集成運(yùn)放和 RC 元件構(gòu)成。對(duì)于 RC 無源濾波器，其傳遞函數(shù)的極點(diǎn)永遠(yuǎn)只能位于 S平面的負(fù)實(shí)軸上，頻率特性呈單調(diào)衰減，無法做到通帶平坦和過渡帶陡峭，因此本系統(tǒng)中選用二階有源濾波器。猶豫 采用 USB接口的高速數(shù)據(jù)采集器硬件設(shè)計(jì) 第 25 頁(yè) 共 35 頁(yè) 在這個(gè)系統(tǒng)中我取的截止頻率 wc 為 200KHZ，因此我可以采用巴特沃斯逼近公式來求R R C C2 如式 43 所示： nnwjwH 22 (1 1)( ）?? （ 42） nnnn asasassH ????? ?? 111 . . . . .1)( (43) 式 42 中的 wn 是歸一化頻率， H（ s）所式 43 所示的一般形式。 ADC0809 要求輸入信號(hào)在 A/D 轉(zhuǎn)換期間保持穩(wěn)定。 在本系統(tǒng)中采用了 AD582 芯片作為采樣保持器件。如下是本系統(tǒng)中采用的采樣保持電路連接圖 如圖 所示。這樣，當(dāng) ADC0809 處于轉(zhuǎn)換狀態(tài) (EOC=0)時(shí)，采樣 / 采用 USB接口的高速數(shù)據(jù)采集器硬件設(shè)計(jì) 第 26 頁(yè) 共 35 頁(yè) 保持器處于保持狀態(tài)；當(dāng) ADC0809 轉(zhuǎn)換結(jié)束 (EOC=1)后采樣 /保持器進(jìn)入采樣狀態(tài)，采樣下一個(gè)數(shù)據(jù)。 此處選用 100pf 的保持電容，這樣符合精度要求不太高，而速度要求較高的八位A/D 轉(zhuǎn)換芯片 ADC0809 的需要。 此外，該采樣 /保持電路的增益值為 (l+RF/R1)，而且兩電阻的阻值都應(yīng)在 2k 以上。 ATC89C51 與 PDIUSBD12 連接電路設(shè)計(jì) 利用了 MCU+D12 的結(jié)構(gòu)來設(shè)計(jì)硬件電路，這種靈活性減少了開發(fā)風(fēng)險(xiǎn)和費(fèi)用，是實(shí)現(xiàn) USB 外設(shè)最經(jīng)濟(jì)的解決方案。這樣， 既可以利用 89C51 中豐富的軟件資源，又可以利用 USB 總線技術(shù)的即插即用、熱插拔等特性，可以使開發(fā)設(shè)備的成本降低、縮短開發(fā)時(shí)間周期。因?yàn)橹恍枰晃坏刂?，所?D12 的 ALE 直接接為低電平，用 PDIUSBD12 的 A0 腳作為地址位。 89C51 的 P1 口 (P10 一 P17)，是內(nèi)部上拉的雙向 I/O 口，向 P1 口寫 1 時(shí)， 1 口被內(nèi)部上拉為高電平，并且可以用作輸入口；當(dāng)作 采用 USB接口的高速數(shù)據(jù)采集器硬件設(shè)計(jì) 第 27 頁(yè) 共 35 頁(yè) 為輸入腳時(shí)， P1 口管腳被外部拉低，因?yàn)橥獠可侠a(chǎn)生電流。 D12 的 Vdd 工作在 5V，此時(shí) 會(huì)輸出 的電壓，用于提供給 D+作參考電壓。 GL_N 接發(fā)光二極管后加電阻接高電平，它的亮暗將反映 USB 芯片的工作狀態(tài)。為解決這一問題，需在設(shè)計(jì)中加入選頻電路，當(dāng) CLKOUT 輸出在軟件編程下改為 12MHz/24MHz 時(shí)，選頻電路脈沖觸發(fā)單穩(wěn)態(tài)電路，產(chǎn)生單片機(jī)復(fù)位脈沖，此脈沖持續(xù)時(shí)間應(yīng)大于 CLKOUT 腳輸出信號(hào)不穩(wěn)定期 (通過調(diào)整單穩(wěn)電路中的電容電阻值來實(shí)現(xiàn) )， 51 復(fù)位后可運(yùn)行在新時(shí)鐘下。而且，這種方式也增加了電路的不穩(wěn)定性。設(shè)計(jì)中采用了獨(dú)立時(shí)鐘方式，即D12 與 MCU 各用一個(gè)時(shí)鐘。此時(shí)， D12 的SUSPEND 引腳輸出高電平。另外， D+與主機(jī)端口的連接也需注意。此方式下通過向某一特定寄存器位寫 1 來實(shí)現(xiàn)與主機(jī)連接，斷開連接只需向相應(yīng)位寫 0。對(duì)于總線供電設(shè)備，兩種方式都可用 。D+上的外接上拉電阻若由 HUB 的本地電源供電，則可能沒有 VCC，此時(shí)檢測(cè)不到設(shè)備 。若不加相應(yīng)電路或軟件修改，在操作中必須先拔電纜，再斷 /接外設(shè)電源，操作較麻煩。這些功能由微控制器和 采用 USB接口的高速數(shù)據(jù)采集器硬件設(shè)計(jì) 第 28 頁(yè) 共 35 頁(yè) PDIUSBD12 及相應(yīng)的外圍電路共同實(shí)現(xiàn)。在程序運(yùn)行過程中，可以把 USB 接口的配置和狀態(tài)通過 RS232接口發(fā)送出來。 圖 USB 接口硬件框圖 整個(gè)硬件系統(tǒng)主要分為下述幾個(gè)模塊： 單片機(jī)模塊：它是控制的核心，根據(jù)設(shè)計(jì)的要求，寫在其內(nèi)部 EPROM 中的單片機(jī)序需要完成初始化、數(shù)據(jù) 采集、傳輸數(shù)據(jù)給 PDIUSBD12 等功能。 USB 接口電路部分：主要是設(shè)備檢測(cè)和抗干擾電路。 擴(kuò)展端口：用于與數(shù)據(jù)采集系統(tǒng)連接和系統(tǒng)調(diào)試。 USB 接口電路 USB 接口電路如圖 所示。它們是 USB 的數(shù)據(jù)線，外接匹配電阻是 18 歐姆。因此需要將 D+接一個(gè) 1M的下拉電阻，而 D接一個(gè) 1M 的上拉電阻。本設(shè)計(jì)采用的是德州儀器的 SN75240 芯片。 復(fù)位與掛起恢復(fù)電路 系統(tǒng)中單片機(jī)和 USB 控制芯片都需要復(fù)位， PDIUSBD12 具有內(nèi)置的上電復(fù)位電路，所以可以將 RESET_N引腳直接連到 VCC即可實(shí)現(xiàn)上電復(fù)位。為了避免這種情況出現(xiàn)，我們通過單片機(jī)的 I/O 端口來給 PDIUSBD12 提供復(fù)位信號(hào)。 采用 USB接口的高速數(shù)據(jù)采集器硬件設(shè)計(jì) 第 30 頁(yè) 共 35 頁(yè) 圖 USB 掛起恢復(fù)喚醒電路 如圖中所示，當(dāng) PDIUSBD12 從掛起狀態(tài)恢復(fù)時(shí)， D12SUSPD 端從高電平變成低電平，經(jīng)過兩個(gè)單穩(wěn)態(tài)觸 發(fā)器 74HC123， RESUME 端輸出一個(gè)正脈沖以復(fù)位 /喚醒 89C52。這里單穩(wěn)態(tài)觸發(fā)器 74HC123 的作用是能夠防止 D12SUSPD 引腳上的干擾脈沖導(dǎo)致單片機(jī)復(fù)位。只有 D12SUSPD 引腳上的負(fù)脈沖保持到第一個(gè)單穩(wěn)態(tài)觸發(fā)器的輸出脈沖結(jié)束才能使第二個(gè)單穩(wěn)態(tài)觸發(fā)器觸發(fā)，使單片機(jī)復(fù)位。其中，分別介紹低通濾波器電路、采樣保持電路、 AT89C51 和 PDIUSBD12 連接電路、 USB 接口硬件設(shè)計(jì)，并給出了硬件電路原理圖。 首先我了解基于 USB 接口的數(shù)據(jù)采集系統(tǒng)的研究背景，提出課題的研究意義，指出了用 USB 接口相較于其他接口的優(yōu)勢(shì)： 易實(shí)現(xiàn)、成本低、快速、兼容性強(qiáng) 。 具體地 從 USB 系統(tǒng)組成、 USB 的傳輸、 USB 的數(shù)據(jù)單元、 USB 的設(shè)備請(qǐng)求等方面討論了 、 、USBOTG 協(xié)議。對(duì) PC 機(jī)與數(shù)據(jù)采集器的接口方式和 USB 控制芯片的選取進(jìn)行了 分析，并說明了選用 USB 主控芯片 PDIUSBD12 和 USB 接口方式原因及其優(yōu)勢(shì)。最后，闡述了 數(shù)據(jù)采集器的設(shè)計(jì) 實(shí)現(xiàn)。 由 于設(shè)計(jì)是基于 USB 進(jìn)行的，在設(shè)計(jì)過程中查閱了大量的有關(guān) USB 和數(shù)據(jù)采集器方面 的知識(shí)，因此，通過本設(shè)計(jì)使我對(duì) USB 的協(xié)議和它的結(jié)構(gòu)組成有了一定的了解 ，對(duì)數(shù)據(jù)器芯片的 功能有了深刻的了解。在設(shè)計(jì)過程中，我們也遇到了很多困難，在硬件方面由于之前沒有接觸 USB 接口控制芯片 ，不知道其工作原理。在指導(dǎo)老師的精心指導(dǎo)下，得以把 整體框架清理出