eda技術(shù)實(shí)驗(yàn)報(bào)告-資料下載頁
2025-02-04 15:02本頁面
【導(dǎo)讀】QuartusII軟件來完成整個(gè)EDA開發(fā)的流程。實(shí)現(xiàn)，并得到硬件測(cè)試，從而使VHDL設(shè)計(jì)得到最終的驗(yàn)證。器，能滿足各種特定設(shè)計(jì)的需要，同時(shí)也支持第三方的仿真工具。利用QuartusII軟件實(shí)現(xiàn)引腳鎖定和編譯文件下載。QuartusII和Modelsim軟件環(huán)境設(shè)置比較多，學(xué)習(xí)時(shí)要認(rèn)真細(xì)心。VHDL有些關(guān)鍵詞也比較特別，例如eslif不能錯(cuò)寫成elseif。在調(diào)試過程中出現(xiàn)的error信息要特別關(guān)注，根據(jù)錯(cuò)誤提示信息，對(duì)。其進(jìn)行正確改正。通過這次實(shí)驗(yàn)，我掌握EDA工具QuartusII軟件的基本使用方。法，能夠建立項(xiàng)目并編寫程序和調(diào)試、仿真，也加強(qiáng)了VHDL程序的編寫能力。其目的是熟悉QuartusII的VHDL文。語句描述下圖，并將此文件放在同一目錄E:\muxfile中。仿真結(jié)果出現(xiàn)延時(shí)，應(yīng)該將a，b，s的周期增大些，且要保證單位為us，漢字和數(shù)字，以免出錯(cuò)。每次修改過程都應(yīng)該注意保存，才能將修改的結(jié)果反映。到所輸出的波形中，剛開始常常忘記，經(jīng)過多次操作后才能夠熟練運(yùn)用。
【正文】 實(shí)驗(yàn)課程： EDA 技術(shù) 實(shí)驗(yàn)室號(hào)： _田實(shí) 405 實(shí)驗(yàn)設(shè)備號(hào)： 實(shí)驗(yàn)時(shí)間： 2021 年 5 月 19 日 指導(dǎo)教師簽字： 成績(jī)： 實(shí)驗(yàn)五 樂曲硬件演奏電路的設(shè)計(jì) 1．實(shí)驗(yàn)?zāi)康暮鸵? 本實(shí)驗(yàn)為設(shè)計(jì)性實(shí)驗(yàn) 。將 VHDL 硬件描述語言 ,簡(jiǎn)單組合電路邏輯 QuartusII的使用等知識(shí)應(yīng)用到實(shí)際硬件電路設(shè)計(jì) 中。 其目的是學(xué)會(huì)在 EDA軟件平臺(tái)中利用VHDL 硬件描述語言設(shè)計(jì)電路 .設(shè)計(jì)要求利用數(shù)控分頻器設(shè)計(jì)樂曲硬件演奏電路 。 2．實(shí)驗(yàn)原理 與利用微處理器（ CPU 或 MCU）來實(shí)現(xiàn)樂曲演奏相比，以純硬件完成樂曲演奏電路的邏輯要復(fù)雜得多，如果不借助于功能強(qiáng)大的 EDA 工具和硬件描述語言，僅憑傳統(tǒng)的數(shù)字邏輯技術(shù)，即使最簡(jiǎn)單的演奏電路也難以實(shí)現(xiàn)。本實(shí)驗(yàn)設(shè)計(jì)項(xiàng)目是“梁祝”樂曲演奏電路的實(shí)現(xiàn)。我們知道，組成樂曲的每個(gè)音符的發(fā)音頻率值及其持續(xù)的時(shí)間是樂曲能連續(xù)演奏所需的兩個(gè)基本要素，問題是如何來獲取這兩個(gè)要素所對(duì)應(yīng)的數(shù)值以及通過純硬件 的手段來利用這些數(shù)值實(shí)現(xiàn)所希望樂曲的演奏效果。 樂曲硬件演奏電路的頂層文件原理圖如圖 51所示，主系統(tǒng)由 3個(gè)模塊組成： 、 和 。其中，模塊 U1（ NoteTabs）類似于彈琴的人的手指；模塊 U2（ ToneTaba）類似于琴鍵；模塊 U3（ Speakera）類似于琴弦或音調(diào)發(fā)聲器。 圖 51 樂曲硬件演奏電路的頂層文件原理圖 下面介紹圖 51的工作原理： 音符的頻率可以由圖 41 中的 Speakera 獲得，這是一個(gè)數(shù)控分頻器 。由 其 clk 端輸入一具有較高頻率（這里是 12MHz）的信號(hào)，通過 Speakera 分頻后由 SPKOUT 輸出，由于直接從數(shù)控分頻器中出來的輸出信號(hào)是脈寬極窄的脈沖式信號(hào)，為了有利于驅(qū)動(dòng)揚(yáng)聲器，需另加一個(gè) D 觸發(fā)器以均衡其占空比，但這時(shí)的頻率將是原來的 1/2。 Speakera 對(duì) clk 輸入信號(hào)的分頻比由 11 位預(yù)置數(shù)Tone[10..0]決定。 SPKOUT 的輸出頻率將決定每一音符的音調(diào)，這樣，分頻計(jì)數(shù)器的預(yù)置值 Tone[10..0] 與 SPKOUT 的輸出頻率，就有了對(duì)應(yīng)關(guān)系。例如在TONETABA 模塊中若取 Tone[10..0]=1036，將發(fā)音符為 3音的信號(hào)頻率。 音符的持續(xù)時(shí)間須根據(jù)樂曲的速度及每個(gè)音符的節(jié)拍數(shù)來確定，圖 51中模塊 ToneTaba 的功能首先是為 Speakera 提供決定所發(fā)音符的分頻預(yù)置數(shù)，而此數(shù)在 Speakera 輸入口停留的時(shí)間即為此音符的節(jié)拍值。模塊 ToneTaba 是樂曲簡(jiǎn)譜碼對(duì)應(yīng)的分頻預(yù)置數(shù)查表電路，其中設(shè)置了“梁?！睒非恳舴鶎?duì)應(yīng)的分頻預(yù)置數(shù)，共 13 個(gè)，每一音符的停留時(shí)間由音樂節(jié)拍和音調(diào)發(fā)生器模塊NoteTabs 的 clk 的輸入頻率決定，在此為 4Hz。這 13 個(gè)值的輸出由對(duì) 應(yīng)于ToneTaba 的 4位輸入值 Index[3..0]確定，而 Index[3..0] 最多有 16 種可選值。輸向 ToneTaba中 Index[3..0]的值 ToneIndex[3..0]的輸出值與持續(xù)的時(shí)間由模塊 NoteTabs 決定。 在 NoteTabs 中設(shè)置了一個(gè) 8 位二進(jìn)制計(jì)數(shù)器（計(jì)數(shù)最大值為 138），作為音符數(shù)據(jù) ROM 的地址發(fā)生器。這個(gè)計(jì)數(shù)器的計(jì)數(shù)頻率選為 4Hz，即每一計(jì)數(shù)值的停留時(shí)間為 秒，恰為當(dāng)全音符設(shè)為 1秒時(shí)，四四拍的 4分音符持續(xù)時(shí)間。例如， NoteTabs 在以下的 VHDL 邏輯描述中 ，“梁祝”樂曲的第一個(gè)音符為“ 3”，此音在邏輯中停留了 4 個(gè)時(shí)鐘節(jié)拍，即 1 秒時(shí)間，相應(yīng)地，所對(duì)應(yīng)的“ 3”音符分頻預(yù)置值為 1036，在 Speakera 的輸入端停留了 1秒。隨著 NoteTabs 中的計(jì)數(shù)器按 4Hz 的時(shí)鐘速率作加法計(jì)數(shù)時(shí)，即隨地址值遞增時(shí)，音符數(shù)據(jù) ROM 中的音符數(shù)據(jù)將從 ROM 中通過 ToneIndex[3..0]端口輸向 ToneTaba 模塊，“梁祝”樂曲就開始連續(xù)自然地演奏起來了。 3．主要儀器設(shè)備（實(shí)驗(yàn)用的軟硬件環(huán)境） 實(shí)驗(yàn)的硬件環(huán)境是： 微機(jī)一臺(tái) GW48 EDA 實(shí)驗(yàn)開發(fā)系統(tǒng)一套 電源線一根 十芯 JTAG 口線一根 USB 下載線一根 USB 下載器一個(gè) 實(shí)驗(yàn)的軟件環(huán)境是： Quartus II 軟件 4．操作方法與實(shí)驗(yàn)步驟 首先給出該電路的各個(gè)基本模塊，再利用 QuartusII 完成各個(gè)模塊的文本編輯輸入和仿真測(cè)試等步驟 。完成此項(xiàng)設(shè)計(jì)，并在 EDA 實(shí)驗(yàn)系統(tǒng)上的 FPGA 目標(biāo)器件中實(shí)現(xiàn)之。 5．實(shí)驗(yàn)內(nèi)容及實(shí)驗(yàn)數(shù)據(jù)記錄 軟件編譯： 6．實(shí)驗(yàn)數(shù)據(jù)處理與分析 仿真分析 7． 質(zhì)疑、建議、問題討論 本次實(shí)驗(yàn)收獲很多，通過這次試驗(yàn)我們熟悉了 VHDL 語言的基本語法，形成了編寫小系統(tǒng)的思路和方法。了解 了簡(jiǎn)單音樂產(chǎn)生的原理，學(xué)會(huì)了分頻器的靈活寫法，熟悉了寄存器的使用，選擇性開關(guān)的編寫，并實(shí)踐了兩種不同的 FPGA 中信息存儲(chǔ)方式。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1