eda技術實驗報告-資料下載頁
2025-02-04 15:02本頁面
【導讀】QuartusII軟件來完成整個EDA開發(fā)的流程。實現(xiàn)，并得到硬件測試，從而使VHDL設計得到最終的驗證。器，能滿足各種特定設計的需要，同時也支持第三方的仿真工具。利用QuartusII軟件實現(xiàn)引腳鎖定和編譯文件下載。QuartusII和Modelsim軟件環(huán)境設置比較多，學習時要認真細心。VHDL有些關鍵詞也比較特別，例如eslif不能錯寫成elseif。在調試過程中出現(xiàn)的error信息要特別關注，根據(jù)錯誤提示信息，對。其進行正確改正。通過這次實驗，我掌握EDA工具QuartusII軟件的基本使用方。法，能夠建立項目并編寫程序和調試、仿真，也加強了VHDL程序的編寫能力。其目的是熟悉QuartusII的VHDL文。語句描述下圖，并將此文件放在同一目錄E:\muxfile中。仿真結果出現(xiàn)延時，應該將a，b，s的周期增大些，且要保證單位為us，漢字和數(shù)字，以免出錯。每次修改過程都應該注意保存，才能將修改的結果反映。到所輸出的波形中，剛開始常常忘記，經(jīng)過多次操作后才能夠熟練運用。
【正文】 實驗課程： EDA 技術 實驗室號： _田實 405 實驗設備號： 實驗時間： 2021 年 5 月 19 日 指導教師簽字： 成績： 實驗五 樂曲硬件演奏電路的設計 1．實驗目的和要求 本實驗為設計性實驗 。將 VHDL 硬件描述語言 ,簡單組合電路邏輯 QuartusII的使用等知識應用到實際硬件電路設計 中。 其目的是學會在 EDA軟件平臺中利用VHDL 硬件描述語言設計電路 .設計要求利用數(shù)控分頻器設計樂曲硬件演奏電路 。 2．實驗原理 與利用微處理器（ CPU 或 MCU）來實現(xiàn)樂曲演奏相比，以純硬件完成樂曲演奏電路的邏輯要復雜得多，如果不借助于功能強大的 EDA 工具和硬件描述語言，僅憑傳統(tǒng)的數(shù)字邏輯技術，即使最簡單的演奏電路也難以實現(xiàn)。本實驗設計項目是“梁祝”樂曲演奏電路的實現(xiàn)。我們知道，組成樂曲的每個音符的發(fā)音頻率值及其持續(xù)的時間是樂曲能連續(xù)演奏所需的兩個基本要素，問題是如何來獲取這兩個要素所對應的數(shù)值以及通過純硬件 的手段來利用這些數(shù)值實現(xiàn)所希望樂曲的演奏效果。 樂曲硬件演奏電路的頂層文件原理圖如圖 51所示，主系統(tǒng)由 3個模塊組成： 、 和 。其中，模塊 U1（ NoteTabs）類似于彈琴的人的手指；模塊 U2（ ToneTaba）類似于琴鍵；模塊 U3（ Speakera）類似于琴弦或音調發(fā)聲器。 圖 51 樂曲硬件演奏電路的頂層文件原理圖 下面介紹圖 51的工作原理： 音符的頻率可以由圖 41 中的 Speakera 獲得，這是一個數(shù)控分頻器 。由 其 clk 端輸入一具有較高頻率（這里是 12MHz）的信號，通過 Speakera 分頻后由 SPKOUT 輸出，由于直接從數(shù)控分頻器中出來的輸出信號是脈寬極窄的脈沖式信號，為了有利于驅動揚聲器，需另加一個 D 觸發(fā)器以均衡其占空比，但這時的頻率將是原來的 1/2。 Speakera 對 clk 輸入信號的分頻比由 11 位預置數(shù)Tone[10..0]決定。 SPKOUT 的輸出頻率將決定每一音符的音調，這樣，分頻計數(shù)器的預置值 Tone[10..0] 與 SPKOUT 的輸出頻率，就有了對應關系。例如在TONETABA 模塊中若取 Tone[10..0]=1036，將發(fā)音符為 3音的信號頻率。 音符的持續(xù)時間須根據(jù)樂曲的速度及每個音符的節(jié)拍數(shù)來確定，圖 51中模塊 ToneTaba 的功能首先是為 Speakera 提供決定所發(fā)音符的分頻預置數(shù)，而此數(shù)在 Speakera 輸入口停留的時間即為此音符的節(jié)拍值。模塊 ToneTaba 是樂曲簡譜碼對應的分頻預置數(shù)查表電路，其中設置了“梁?！睒非恳舴鶎姆诸l預置數(shù)，共 13 個，每一音符的停留時間由音樂節(jié)拍和音調發(fā)生器模塊NoteTabs 的 clk 的輸入頻率決定，在此為 4Hz。這 13 個值的輸出由對 應于ToneTaba 的 4位輸入值 Index[3..0]確定，而 Index[3..0] 最多有 16 種可選值。輸向 ToneTaba中 Index[3..0]的值 ToneIndex[3..0]的輸出值與持續(xù)的時間由模塊 NoteTabs 決定。 在 NoteTabs 中設置了一個 8 位二進制計數(shù)器（計數(shù)最大值為 138），作為音符數(shù)據(jù) ROM 的地址發(fā)生器。這個計數(shù)器的計數(shù)頻率選為 4Hz，即每一計數(shù)值的停留時間為 秒，恰為當全音符設為 1秒時，四四拍的 4分音符持續(xù)時間。例如， NoteTabs 在以下的 VHDL 邏輯描述中 ，“梁?！睒非牡谝粋€音符為“ 3”，此音在邏輯中停留了 4 個時鐘節(jié)拍，即 1 秒時間，相應地，所對應的“ 3”音符分頻預置值為 1036，在 Speakera 的輸入端停留了 1秒。隨著 NoteTabs 中的計數(shù)器按 4Hz 的時鐘速率作加法計數(shù)時，即隨地址值遞增時，音符數(shù)據(jù) ROM 中的音符數(shù)據(jù)將從 ROM 中通過 ToneIndex[3..0]端口輸向 ToneTaba 模塊，“梁?！睒非烷_始連續(xù)自然地演奏起來了。 3．主要儀器設備（實驗用的軟硬件環(huán)境） 實驗的硬件環(huán)境是： 微機一臺 GW48 EDA 實驗開發(fā)系統(tǒng)一套 電源線一根 十芯 JTAG 口線一根 USB 下載線一根 USB 下載器一個 實驗的軟件環(huán)境是： Quartus II 軟件 4．操作方法與實驗步驟 首先給出該電路的各個基本模塊，再利用 QuartusII 完成各個模塊的文本編輯輸入和仿真測試等步驟 。完成此項設計，并在 EDA 實驗系統(tǒng)上的 FPGA 目標器件中實現(xiàn)之。 5．實驗內容及實驗數(shù)據(jù)記錄 軟件編譯： 6．實驗數(shù)據(jù)處理與分析 仿真分析 7． 質疑、建議、問題討論 本次實驗收獲很多，通過這次試驗我們熟悉了 VHDL 語言的基本語法，形成了編寫小系統(tǒng)的思路和方法。了解 了簡單音樂產(chǎn)生的原理，學會了分頻器的靈活寫法，熟悉了寄存器的使用，選擇性開關的編寫，并實踐了兩種不同的 FPGA 中信息存儲方式。
環(huán)評公示相關推薦
鄂ICP備17016276號-1