【導(dǎo)讀】隨著計(jì)算機(jī)技術(shù)和電子技術(shù)的迅速發(fā)展，現(xiàn)在的搶答器的功能越來越強(qiáng)，準(zhǔn)確性和可靠性也越來越高。大部分傳統(tǒng)的搶答器都是基于數(shù)字電路構(gòu)成的，不僅制作過程復(fù)雜，而且可靠性和準(zhǔn)確性較低，還有成品面積大，安裝、維護(hù)困難等問題。近年來電子技術(shù)得到迅速發(fā)展，使得電子系統(tǒng)的設(shè)計(jì)者利用EDA軟件，就可以獨(dú)立設(shè)計(jì)所需的專用集成電路器件，現(xiàn)在利用現(xiàn)場可編輯邏輯門陣列制作的搶答器，不僅制作過程簡單，而且準(zhǔn)確性也更高。該搶答器可以容納四組八位選手同時(shí)參與搶答，系統(tǒng)具有清零功能和倒計(jì)時(shí)功能。經(jīng)編譯和仿真所設(shè)計(jì)的程序，并下載到開發(fā)系統(tǒng)上進(jìn)行調(diào)試驗(yàn)證，最終完成搶答器的設(shè)計(jì)。本設(shè)計(jì)的主要任務(wù)是設(shè)計(jì)并實(shí)現(xiàn)基于FPGA的多路搶答器。系統(tǒng)復(fù)位后，可以開始進(jìn)行搶答并進(jìn)行20秒倒計(jì)時(shí)，若有參賽者按下?lián)尨痖_關(guān)，則搶答器能判斷出第一搶答者并顯示該組組號

　　

【正文】 A,B,C,D,TMP) BEGIN IF CLR=39。039。THEN Q=0000。 LEDA=39。039。 LEDB=39。039。 LEDC=39。039。 LEDD=39。039。 TAG=39。039。 ELSIF EN=39。139。 THEN IF TAG=39。039。THEN IF TMP=0111THEN LEDA=39。139。 LEDB=39。039。 LEDC=39。039。 LEDD=39。039。 Q=0001。 TAG=39。139。 ELSIF TMP=1011THEN LEDA=39。039。 LEDB=39。139。 LEDC=39。039。 LEDD=39。039。 Q=0010。 TAG=39。139。 ELSIF TMP=1101THEN LEDA=39。039。 LEDB=39。039。 LEDC=39。139。 LEDD=39。039。 Q=0011。 TAG=39。139。 ELSIF TMP=1110THEN LEDA=39。039。 LEDB=39。039。 LEDC=39。039。 LEDD=39。139。 Q=0100。 TAG=39。139。 END IF。 END IF。 END IF。 END PROCESS。END RTL。倒計(jì)時(shí)模塊LIBRARY IEEE。 USE 。USE 。USE 。ENTITY JS IS PORT ( CLK,CLR,RST : IN STD_LOGIC。 TH,TL : OUT STD_LOGIC_VECTOR (3 DOWNTO 0)。 M : OUT STD_LOGIC)。 END JS。ARCHITECTURE RTL OF JS IS SIGNAL HH:STD_LOGIC_VECTOR(3 DOWNTO 0)。 SIGNAL LL:STD_LOGIC_VECTOR(3 DOWNTO 0)。 BEGIN PROCESS(CLK,CLR,RST,HH,LL) BEGIN IF CLR=39。039。 THEN LL=1001。HH=0001。M=39。039。 ELSIF CLK39。EVENT AND CLK=39。139。 THEN IF RST=39。139。 THEN LL=LL1。 IF LL=0000 THEN LL=1001。HH=HH1。 IF HH=0000 AND LL=0000 THEN M=39。139。 HH=0000。 LL=0000。 END IF。 END IF。 END IF。 END IF。 TH=HH。TL=LL。 END PROCESS。END RTL。 掃描信號產(chǎn)生模塊LIBRARY IEEE。USE 。ENTITY XHCS IS PORT (CLK:IN STD_LOGIC。 Q:OUT INTEGER RANGE 0 TO 7)。END XHCS。ARCHITECTURE XHCS_BEHAVE OF XHCS IS BEGIN PROCESS (CLK) VARIABLE TMP:INTEGER RANGE 0 TO 7。 BEGIN IF CLK39。EVENT AND CLK=39。139。 THEN TMP:=TMP+1。 END IF。 Q=TMP。 END PROCESS。 END XHCS_BEHAVE。數(shù)碼管位信號與段信號匹配產(chǎn)生模塊LIBRARY IEEE。USE 。ENTITY XHPP IS PORT (SEL:IN STD_LOGIC_VECTOR (2 DOWNTO 0)。 D1,D2,D3:IN STD_LOGIC_VECTOR (3 DOWNTO 0)。 Q:OUT STD_LOGIC_VECTOR (3 DOWNTO 0))。END XHPP。ARCHITECTURE XHPP_BEHAVE OF XHPP IS BEGIN PROCESS(SEL,D1,D2,D3) BEGIN CASE SEL IS WHEN 000=Q=D1。 WHEN 001=Q=D2。 WHEN 010=Q=D3。 WHEN OTHERS=Q=1111。 END CASE。 END PROCESS。 END XHPP_BEHAVE。譯碼顯示模塊LIBRARY IEEE。USE 。ENTITY XS ISPORT(D:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 Q:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) )。END XS。ARCHITECTURE THREE OF XS IS BEGIN PROCESS(D) BEGIN CASE D IS WHEN 0000= Q =0111111。 WHEN 0001= Q =0000110。 WHEN 0010= Q =1011011。 WHEN 0011= Q =1001111。 WHEN 0100= Q =1100110。 WHEN 0101= Q =1101101。 WHEN 0110= Q =1111101。 WHEN 0111= Q =0000111。 WHEN 1000= Q =1111111。 WHEN 1001= Q =1101111。 WHEN OTHERS=NULL。 END CASE。 END PROCESS。END THREE。分頻模塊LIBRARY IEEE。USE 。USE 。USE 。ENTITY FP ISPORT( CLK : IN STD_LOGIC。 CLK1:OUT STD_LOGIC)。END FP。ARCHITECTURE MIX OF FP ISSIGNAL COUNT :INTEGER RANGE 0 TO 49999999。BEGIN FP_PROC:PROCESS(CLK) BEGIN IF RISING_EDGE(CLK) THEN IF COUNT=49999999 THEN COUNT=0。 ELSE COUNT=COUNT+1。 END IF。 IF COUNT24999999 THENCLK1=39。139。 ELSE CLK1=39。039。 END IF。 END IF。 END PROCESS FP_PROC。END MIX。34