【導(dǎo)讀】很多人認(rèn)為主頻就決定著CPU的運(yùn)行速度，這不僅是個(gè)片面的，而且對于服務(wù)器來講，這個(gè)認(rèn)識也出現(xiàn)了偏差。至今，沒有一條確定的公式能夠?qū)崿F(xiàn)主頻和實(shí)際的運(yùn)算速度兩者。加強(qiáng)自身主頻的發(fā)展。美達(dá)來做比較，它的運(yùn)行效率相當(dāng)于2G的Intel處理器。表示在CPU內(nèi)數(shù)字脈沖信號震蕩的速度。在Intel的處理器產(chǎn)品中，我們。能表現(xiàn)的一個(gè)方面，而不代表CPU的整體性能。說白了，在臺(tái)式機(jī)中，我們所說的超頻，都是超CPU的。但對于服務(wù)器CPU來講，超頻是絕對不允許的。樣會(huì)造成整個(gè)服務(wù)器系統(tǒng)的不穩(wěn)定。兩者間的同步運(yùn)行狀態(tài)。型的芯片組Intel7501、Intel7505芯片組，為雙至強(qiáng)處理器量身定做的，以處理8個(gè)字節(jié)。倍頻系數(shù)是指CPU主頻與外頻之間的相對比例關(guān)系。倍頻的CPU本身意義并不大。內(nèi)置的L1高速緩存的容量和結(jié)構(gòu)對CPU的性能影響較大，不過高。內(nèi)部的芯片二級緩存運(yùn)行速度與主頻相同，而外部的二級緩存則。L2高速緩存容量也會(huì)影響CPU的性能，原則是越大越

　　

【正文】 T 處理器幾乎和傳統(tǒng)的寬發(fā)射超標(biāo)量處理器一樣。 SMT 最具吸引力的是只需小規(guī)模改變處理 器核心的設(shè)計(jì)，幾乎不用增加額外的成本就可以顯著地提升效能。多線程技術(shù)則可以為高速的運(yùn)算核心準(zhǔn)備更多的待處理數(shù)據(jù)，減少運(yùn)算核心的閑置時(shí)間。這對于桌面低端系統(tǒng)來說無疑十分具有吸引力。 Intel 從 Pentium 4 開始，所有處理器都將支持 SMT 技術(shù)。 1多核心 多核心，也指單芯片多處理器（ Chip multiprocessors，簡稱 CMP）。CMP 是由美國斯坦福大學(xué)提出的，其思想是將大規(guī)模并行處理器中的 中國最大的管理資源中心 第 17 頁 共 20 頁 SMP（對稱多處理器）集成到同一芯片內(nèi)，各個(gè)處理器并行執(zhí)行不同的 進(jìn)程。與 CMP 比較， SMT 處理器結(jié)構(gòu)的靈活性比較突出。但是，當(dāng)半導(dǎo)體工藝進(jìn)入 微米以后，線延時(shí)已經(jīng)超過了門延遲，要求微處理器的設(shè)計(jì)通過劃分許多規(guī)模更小、局部性更好的基本單元結(jié)構(gòu)來進(jìn)行。相比之下，由于 CMP 結(jié)構(gòu)已經(jīng)被劃分成多個(gè)處理器核來設(shè)計(jì)，每個(gè)核都比較簡單，有利于優(yōu)化設(shè)計(jì)，因此更有發(fā)展前途。目前， IBM 的 Power 4 芯片和 Sun 的 MAJC5200 芯片都采用了 CMP 結(jié)構(gòu)。多核處理器可以在處理器內(nèi)部共享緩存，提高緩存利用率，同時(shí)簡化多處理器系統(tǒng)設(shè)計(jì)的復(fù)雜度。 2020 年下半年， Intel 和 AMD 的新型處理器也將融入 CMP 結(jié)構(gòu)。新安騰處理器開發(fā)代碼為 Montecito，采用雙核心設(shè)計(jì)，擁有最少 18MB 片內(nèi)緩存，采取 90nm 工藝制造，它的設(shè)計(jì)絕對稱得上是對當(dāng)今芯片業(yè)的挑戰(zhàn)。它的每個(gè)單獨(dú)的核心都擁有獨(dú)立的 L1， L2 和 L3 cache，包含大約10 億支晶體管。 1 SMP SMP（ Symmetric MultiProcessing），對稱多處理結(jié)構(gòu)的簡稱，是指在一個(gè)計(jì)算機(jī)上匯集了一組處理器 (多 CPU),各 CPU 之間共享內(nèi)存子系 中國最大的管理資源中心 第 18 頁 共 20 頁 統(tǒng)以及總線結(jié)構(gòu)。在這種技術(shù)的支持下，一個(gè)服務(wù)器 系統(tǒng)可以同時(shí)運(yùn)行多個(gè)處理器，并共享內(nèi)存和其他的主機(jī)資源。像雙至強(qiáng)，也就是我們所說的二路，這是在對稱處理器系統(tǒng)中最常見的一種（至強(qiáng) MP 可以支持到四路， AMD Opteron 可以支持 18 路）。也有少數(shù)是 16 路的。但是一般來講， SMP 結(jié)構(gòu)的機(jī)器可擴(kuò)展性較差，很難做到 100 個(gè)以上多處理器，常規(guī)的一般是 8 個(gè)到 16 個(gè)，不過這對于多數(shù)的用戶來說已經(jīng)夠用了。在高性能服務(wù)器和工作站級主板架構(gòu)中最為常見，像 UNIX 服務(wù)器可支持最多 256 個(gè) CPU 的系統(tǒng)。 構(gòu)建一套 SMP 系統(tǒng)的必要條件是：支持 SMP 的硬件包括主板和 CPU；支持 SMP 的系統(tǒng)平臺(tái)，再就是支持 SMP 的應(yīng)用軟件。 為了能夠使得 SMP 系統(tǒng)發(fā)揮高效的性能，操作系統(tǒng)必須支持 SMP 系統(tǒng)，如 WINNT、 LINUX、以及 UNIX 等等 32 位操作系統(tǒng)。即能夠進(jìn)行多任務(wù)和多線程處理。多任務(wù)是指操作系統(tǒng)能夠在同一時(shí)間讓不同的 CPU完成不同的任務(wù)；多線程是指操作系統(tǒng)能夠使得不同的 CPU 并行的完成同一個(gè)任務(wù)。 要組建 SMP 系統(tǒng)，對所選的 CPU 有很高的要求，首先、 CPU 內(nèi)部必 中國最大的管理資源中心 第 19 頁 共 20 頁 須內(nèi)置 APIC（ Advanced Programmable Interrupt Controllers）單元。 Intel 多處理規(guī)范的核心就是高級可編程中斷控制器（ Advanced Programmable Interrupt ControllersAPICs）的使用；再次，相同的產(chǎn)品型號，同樣類型的 CPU 核心，完全相同的運(yùn)行頻率；最后，盡可能保持相同的產(chǎn)品序列編號，因?yàn)閮蓚€(gè)生產(chǎn)批次的 CPU 作為雙處理器運(yùn)行的時(shí)候，有可能會(huì)發(fā)生一顆 CPU 負(fù)擔(dān)過高，而另一顆負(fù)擔(dān)很少的情況，無法發(fā)揮最大性能，更糟糕的是可能導(dǎo)致死機(jī)。 1 NUMA 技術(shù) NUMA 即非一致訪問分布 共享存儲(chǔ)技術(shù)，它是由若干通過高速專用網(wǎng)絡(luò)連接起來的獨(dú)立節(jié)點(diǎn)構(gòu)成的系統(tǒng)，各個(gè)節(jié)點(diǎn)可以是單個(gè)的 CPU 或是SMP 系統(tǒng)。在 NUMA 中， Cache 的一致性有多種解決方案，需要操作系統(tǒng)和特殊軟件的支持。圖 2 中是 Sequent 公司 NUMA 系統(tǒng)的例子。這里有 3 個(gè) SMP 模塊用高速專用網(wǎng)絡(luò)聯(lián)起來，組成一個(gè)節(jié)點(diǎn)，每個(gè)節(jié)點(diǎn)可以有 12 個(gè) CPU。像 Sequent 的系統(tǒng)最多可以達(dá)到 64 個(gè) CPU 甚至 256 個(gè)CPU。顯然，這是在 SMP 的基礎(chǔ)上，再用 NUMA 的技術(shù)加以擴(kuò)展，是這兩種技術(shù)的結(jié)合。 中國最大的管理資源中心 第 20 頁 共 20 頁 1亂序執(zhí)行技術(shù) 亂序執(zhí)行（ outoforderexecution），是指 CPU 允許將多條指令不按程序規(guī)定的順序分開發(fā)送給各相應(yīng)電路單元處理的技術(shù)。這樣將根據(jù)個(gè)電路單元的狀態(tài)和各指令能否提前執(zhí)行的具體情況分析后，將能提前執(zhí)行的指令立即發(fā)送給相應(yīng)電路單元執(zhí)行，在這期間不按規(guī)定順序執(zhí)行指令，然后由重新排列單元將各執(zhí)行單元結(jié)果按指令順序重新排列。采用亂序執(zhí)行技術(shù)的目的是為了使 CPU 內(nèi)部電路滿負(fù)荷運(yùn)轉(zhuǎn)并相應(yīng)提高了CPU 的運(yùn)行程序的速度。分枝技術(shù)：（ branch）指令進(jìn)行運(yùn)算時(shí)需要等待結(jié)果，一般無條件分枝只需要按指令順序執(zhí)行 ，而條件分枝必須根據(jù)處理后的結(jié)果，再?zèng)Q定是否按原先順序進(jìn)行。