【文章內(nèi)容簡介】 期大于讀時間。提高存儲器的速度可采取三種措施。（1）采用高速器件，選用存取周期小的芯片，整個存儲器的速度便可以提高。（2）采用Cache，CPU將最近期要用的信息先調(diào)入Cache，而Cache的速度比主存快得多，這樣CPU每次只需從快速緩存中取出（或存入）信息，從而縮短了訪存時間，提高了存取速度。（3）采用多體交叉存儲器。答： 所需芯片總數(shù)（64K32）247。（16K16）= 8片 因此存儲器可分為4個模塊，每個模塊16K32位，各模塊通過A1A14進行2：4譯碼第六章習(xí)題一、名詞解釋 指令周期： 機器周期： 微程序： 微指令： 控制寄存器二、選擇題（）。A、運算器 B、控制器C、運算器和控制器 D、運算器，控制器和主存儲器 （）。A、主存地址寄存器 B、程序計數(shù)器 C、指令寄存器 D、狀態(tài)條件寄存器 （）。A、產(chǎn)生時序信號 B、從主存取出一條指令C、完成指令操作碼譯碼 D、從主存取出指令，完成指令操作碼譯碼，產(chǎn)生有關(guān)的操作控制信號。（）。A、CPU從主存取出一條指令的時間 B、CPU執(zhí)行一條指令的時間 C、CPU從主存取出一條指令加上執(zhí)行這條指令的時間 D、時鐘周期時間 ，機器指令與微指令的關(guān)系是（）。A、每一條機器指令由一條微指令來執(zhí)行B、每一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行 C、一段機器指令組成的程序可由一條微指令來執(zhí)行 D、一條微指令由若干條機器指令組成（）。A、指令寄存器 B、操作控制器 C、程序計數(shù)器 D、狀態(tài)條件寄存器 （）。A、時鐘周期 B、指令周期 C、CPU周期 D、微指令周期三、填空題 控制，控制，控制，加工等基本功能。 取出一條指令并執(zhí)行這條指令的時間和稱為。 技術(shù)的處理器。，指令寄存器的作用是，程序計數(shù)器的作用是，程序狀態(tài)字寄存器PSW的作用是，地址寄存器的作用是。、和。，一個CPU周期包含若干個。諾依曼體系結(jié)構(gòu)，采用 處理，其主要特征是?，F(xiàn)代的計算機系統(tǒng)廣泛采用 處理。四、問答題１、中央處理器有哪些基本功能？由哪些基本部件構(gòu)成？２、CPU結(jié)構(gòu)如圖所示，其中一個累加寄存器AC，一個狀態(tài)條件寄存器和其它四個寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。(1)標明圖中四個寄存器的名稱。(2)簡述指令從主存取到控制器的數(shù)據(jù)通路。(3)數(shù)據(jù)在運算器和主存之間進行存/取訪問的數(shù)據(jù)通路。第六章習(xí)題答案一、名詞解釋從一條指令的啟動到下一條指令啟動的間隔時間。指令執(zhí)行中每一步操作所需的時間。存儲在控制存儲器中的完成指令功能的程序，由微指令組成?？刂破鞔鎯Φ目刂拼a，分為操作控制部分和順序控制部分。存放微程序的只讀存儲器。二、選擇題１、Ｃ ２、Ｂ ３、Ｄ ４、ＣＢＤＡ三、填空題１、指令 操作 時間 數(shù)據(jù)存儲器 指令周期A、MMX保存當前正在執(zhí)行的一條指令 跟蹤后繼指令的地址保存處理器的狀態(tài)信息和中斷優(yōu)先級 保存CPU當前所訪問的主存單元的地址指令寄存器 指令譯碼器 程序計數(shù)器 時序發(fā)生器 操作控制器機器周期 時鐘周期串行 指令執(zhí)行過程串行完成 并行四、問答題 １、答：指令控制。即對程序運行的控制，保證指令序列執(zhí)行結(jié)果的正確性。操作控制。即指令內(nèi)操作步驟的控制，控制操作步驟的實施。數(shù)據(jù)運算。即對數(shù)據(jù)進行算術(shù)運算和邏輯運算。異常處理和中斷處理。如處理運算中的溢出等錯誤情況以及處理外部設(shè)備的服務(wù)請求等。計算機的中央處理器還可具有存儲管理、總線管理、電源管理等擴展功能。中央處理器主要由控制器和運算器兩部分構(gòu)成，運算器由算術(shù)邏輯單元和各種寄存器組成。在CPU中可以有多種寄存器。如指令寄存器（IR）、程序計數(shù)器（PC）、數(shù)據(jù)寄存器（DR）、地址寄存器（AR）和狀態(tài)寄存器（SR）。寄存器與運算器之間傳遞信息的線路稱為數(shù)據(jù)通路。２、答：（1）a為數(shù)據(jù)緩沖寄存器DR，b為指令寄存器IR，c為主存地址寄存器，d為程序計數(shù)器PC（2）主存→ 緩沖寄存器DR → 指令寄存器IR → 操作控制器（3）存儲器讀：M → DR → ALU → AC 存儲器寫：AC → DR → M 第七章習(xí)題一、名詞解釋 １、總線 ２、共享 ３、分時４、分時共享 ５、接口二、選擇題，同時（）。A、減少了信息傳輸量 B、提高了信息傳輸?shù)乃俣?C、減少了信息傳輸線的條數(shù)（）。A、用于選擇主存單元B、用于選擇進行信息傳輸?shù)脑O(shè)備C、用于指定主存單元和I/O設(shè)備接口電路的地址 D、用于傳送主存物理地址和邏輯地址，三總線結(jié)構(gòu)的計算機的總線系統(tǒng)由（）組成。A、系統(tǒng)總線、內(nèi)存總線和I/O總線 B、數(shù)據(jù)總線、地址總線和控制總線C、內(nèi)部總線、系統(tǒng)總線和I/O總線 D、ISA總線、VESA總線和PCI總線（）的計算機系統(tǒng)中，外設(shè)可以和主存儲器單元統(tǒng)一編址，因此可以不使用I/O指令。A、單總線 B、雙總線 C、三總線 D、多種總線 （）之間的交換界面 A、CPU與存儲器 B、主機與外圍設(shè)備 C、存儲器與外圍設(shè)備 D、CPU與系統(tǒng)總線 ，應(yīng)采用異步傳輸方式的是（）。A、I/O接口與打印機交換信息 B、CPU與存儲器交換信息 C、CPU與I/O接口交換信息 D、CPU與PCI總線交換信息三、填空題 特性、特性、特性、特性，因此必須。 總線發(fā)展到32位的 總線和 總線，又進一步發(fā)展到64位的 總線。，其中和結(jié)構(gòu)的計算機，I/O設(shè)備之間的信息可以由設(shè)備直接傳送，而在結(jié)構(gòu)的計算機中，卻不能直接進行設(shè)備到設(shè)備的傳送。，為使總線可靠的工作和減輕負載，總線上的部件大都配有電路，該電路的輸出的狀態(tài)是、和。，單機系統(tǒng)中采用的總線結(jié)構(gòu)基本有、三種類型，其中 吞吐能力最強。四、問答題？如何分類？ 。第七章習(xí)題答案一、名詞解釋１、總線是能被系統(tǒng)中多個部件分時共享的一組信息傳輸線及相關(guān)邏輯。２、共享是指總線所連接的各部件都通過它傳遞信息。３、分時是指在某一時刻總線只允許有一個部件將信息送上總線。４、分時共享是總線的主要特征，在計算機系統(tǒng)中，將不同來源和去向的信息在總線上分時傳送，不僅可減少傳輸線的數(shù)量，簡化控制和提高可靠性，而且便于擴充更新新的部件。５、接口是指ＣＰＵ和主存、外圍設(shè)備之間通過總線進行連接的邏輯部件。二、選擇題Ｃ ２、Ｃ ３、Ａ ４、Ａ ５、Ｂ ６、Ａ三、填空題A、物理 B、功能 C、電氣 D、機械 E、標準化A、ISA B、EISA C、VESA D、PCI ３、A、總線帶寬、片總線 Ｂ、外總線 Ｃ、內(nèi)總線、三態(tài)邏輯 B、高電平C、低電平D、高阻６、A、單總線 Ｂ、雙總線 Ｃ、三總線 Ｄ、雙總線四、問答題 １、總線是計算機系統(tǒng)中各部件之間進行信息傳送的公共通路?？偩€有內(nèi)總線和外總線之分。一般把芯片的總線稱為內(nèi)總線，把同一臺計算機系統(tǒng)的各部件，如CPU、內(nèi)存、通道和I/O接口間的相互連線，以及多臺處理機之間的連線稱為外總線。通常把這些傳輸線分為地址線、數(shù)據(jù)線和控制線，分別用于傳輸?shù)刂贰?shù)據(jù)和控制信號。２、PCI總線結(jié)構(gòu)框圖第八章習(xí)題一、名詞解釋 單級中斷： 多級中斷： 中斷屏蔽： 現(xiàn)場保護： 中斷向量：二、選擇題，由硬件保護片更新程序計數(shù)器PC，而不是由軟件完成，主要是為了()。A、能進入中斷處理程序并能正確返回原程序 B、節(jié)省內(nèi)存C、提高處理機的速度 D、使中斷處理程序易于編制，不易出錯 ()。A、子程序入口地址 B、中斷源服務(wù)程序入口地址 C、中斷服務(wù)程序入口地址 D、中斷返回地址，CPU一旦響應(yīng)中斷，則立即關(guān)閉()標志，以防止本次中斷服務(wù)結(jié)束前同級的其他中斷源產(chǎn)生另一次中斷進行干擾。A、中斷允許 B、中斷請求 C、中斷屏斷，保存現(xiàn)場信息最有效的方法是采用()。A、通用寄存器 B、堆棧 C、存儲器 D、外存 ()。A、表示外設(shè)是否提出了中斷請求 B、CPU是否響應(yīng)了中斷請求 C、CPU是否正在進行中斷處理 D、開放或關(guān)閉可屏蔽硬中斷 ，數(shù)據(jù)傳送是()。A、在總線控制器發(fā)出的控制信號控制下完成的B、在DMA控制器本身發(fā)出的控制信號控制下完成的 C、由CPU執(zhí)行的程序完成的 D、由CPU響應(yīng)硬中斷處理完成的 ()。A、中斷響應(yīng)過程是由硬件和中斷服務(wù)程序共同完成的B、每條指令的執(zhí)行過程中，每個總線周期要檢查一次有無中斷請求 C、檢測有無DMA請求，一般安排在一條指令執(zhí)行過程的末尾 D、中斷服務(wù)程序的最后一條指令是無條件轉(zhuǎn)移指令，系統(tǒng)將根據(jù)中斷優(yōu)先級響應(yīng)優(yōu)先級最高的中斷請求。若要調(diào)整中斷事件的響應(yīng)次序，可以利用()。A、中斷嵌套 B、中斷向量 C、中斷響應(yīng) D、中斷屏蔽 ()組成。A、I/O指令 B、通道指令（通道控制字）C、通道狀態(tài)字 ，塊適配器中可以連接()臺具有SCSI接口的設(shè)備。A、6 B、7 C、8 D、10三、填空題，CPU對外圍設(shè)備的管理除程序 方式，程序 方式外，還有 方式、方式和 方式。 方式，當某一外設(shè)的數(shù)據(jù)準備就緒后，它主動向 發(fā)出請求信號，后者響應(yīng)中斷請求后，暫停運行主程序，自動轉(zhuǎn)移到該設(shè)備的。、中斷 產(chǎn)生、中斷 等硬件支持。，則可立即接受中斷請求進行中斷響應(yīng)。一旦進入中斷響應(yīng)過程，CPU會立即自動，并將當前 和 的內(nèi)容保存到 中。，可以使 和 并行工作。 可以通過 直接訪問，與此同時，CPU可以繼續(xù)執(zhí)行程序。，它有自己的 專門負責(zé)數(shù)據(jù)輸入輸出的傳輸控制，CPU只負責(zé) 功能。 I/O標準接口，與SCSI相比，它具有更高的 和 實時性，具有更小的 和連接的方便性。四、問答題１、什么是中斷源？有哪些中斷源？２、中斷的過程與子程序調(diào)用有哪些區(qū)別？３、什么是中斷優(yōu)先級？怎樣確定中斷的優(yōu)先級？ ４、什么是中斷屏蔽？５、CPU的中斷控制部件有哪些功能？ ６、什么叫中斷嵌套？ 第八章習(xí)題答案一、名詞解釋簡單的處理中斷方法，與多級中斷對應(yīng)，各種中斷的優(yōu)先級一樣。在處理一個中斷時不響應(yīng)另一個中斷請求，所以是單重中斷。處理多重中斷的方法，采用按優(yōu)先級的方法，在處理某級中斷時，與它同級的中斷或比它低級的中斷請求不能中斷它的處理，而比它優(yōu)先級高的中斷請求則能中斷它的處理。在處理中斷時阻止其他中斷。保存CPU的工作信息，如各寄存器的值。由發(fā)出中斷請求的設(shè)備通過輸入輸出總線主動向CPU發(fā)出一個識別代碼。二、選擇題１、Ａ ２、ＢＣＢＤＢＡＤＢB三、填空題１、查詢 中斷 DMA 通道 外圍處理機 ２、數(shù)據(jù)交換 CPU 中斷服務(wù)程序３、優(yōu)先級仲裁 向量 控制邏輯４、禁止中斷 程序計數(shù)器 程序狀態(tài)字寄存器 堆棧 ５、CPU 外設(shè)外圍設(shè)備 DMA控制器 內(nèi)