【文章內(nèi)容簡介】 d a b c d 狀態(tài) a=00 b=01 c=10 d=11 大連交通大學(xué)信息工程學(xué)院 2021 屆本科生畢業(yè)設(shè)計(jì)（論文） 5 EDA 技術(shù)概述 EDA 是 電子設(shè)計(jì)自動(dòng)化 （ Electronic Design Automation）的縮寫，在 20 世紀(jì) 90 年代初從 計(jì)算機(jī)輔助設(shè)計(jì) （ CAD）、 計(jì)算機(jī)輔助制造 （ CAM）、 計(jì)算機(jī)輔助測試 （ CAT）和 計(jì)算機(jī)輔助工程 （ CAE）的概念發(fā)展而來的。 EDA 技術(shù)的概述 20 世紀(jì) 90 年代，國際上電子和計(jì)算機(jī)技術(shù)較先進(jìn)的國家，一直在積極探索新的電子電路設(shè) 計(jì)方法，并在設(shè)計(jì)方法、工具等方面進(jìn)行了徹底的變革，取得了巨大成功。在電子技術(shù)設(shè)計(jì)領(lǐng)域，可編程邏輯器件（如 CPLD、 FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為 數(shù)字系統(tǒng) 的設(shè)計(jì)帶來了極大的靈活性。這些器件可以通過軟件編程而對(duì)其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從 而使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷。這一切極大地改變了傳統(tǒng)的 數(shù)字系統(tǒng)設(shè)計(jì) 方法、設(shè)計(jì)過程和設(shè)計(jì)觀念，促進(jìn)了 EDA 技術(shù)的迅速發(fā)展。 EDA 技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在 EDA 軟件平臺(tái)上，用硬件描述語言 VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。 EDA技術(shù)的出現(xiàn)， 極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。利用 EDA 工具，電子 設(shè)計(jì)師 可以從概念、算法、協(xié)議等開始設(shè)計(jì) 電子系統(tǒng) ，大量工作可以通過計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出 IC 版圖或 PCB版圖的整個(gè)過程的計(jì)算機(jī)上自動(dòng)處理 完成 [5]。 EDA 技術(shù)的發(fā)展趨勢 現(xiàn)在對(duì) EDA 的概念或范疇用得很寬。包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域，都有 EDA 的應(yīng)用。目前 EDA 技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。例如在飛機(jī)制造過程中，從設(shè)計(jì)、性能測試及特性分析直到飛行模擬，都可能涉及到 EDA 技術(shù)。本文所指的 EDA 技術(shù)，主要針對(duì)電子電路設(shè)計(jì)、 PCB 設(shè)計(jì)和 IC 設(shè)計(jì) [6]。 EDA 在通信行業(yè)（電信）里的另一個(gè)解釋是企業(yè)數(shù)據(jù)架構(gòu)， EDA 給出了一個(gè)企業(yè)級(jí)的數(shù)據(jù)架構(gòu)的總體視圖，并按照電信企業(yè)的 特征，進(jìn)行了框架和層級(jí)的劃分。 EDA是 電子設(shè)計(jì)自動(dòng)化 （ Electronic Design Automation）的縮寫，在 20 世紀(jì) 60 年代中期從 計(jì)算機(jī)輔助設(shè)計(jì) （ CAD）、 計(jì)算機(jī)輔助制造 （ CAM）、 計(jì)算機(jī)輔助測試 （ CAT）和 計(jì)算機(jī)輔助工程 （ CAE）的概念發(fā)展而來的。 EDA 設(shè)計(jì)方法及工具軟件 (1) 前端設(shè)計(jì) (系統(tǒng)建模 RTL 級(jí)描述 )后端設(shè)計(jì) (FPGAASIC)系統(tǒng) 建模 。 (2) IP 復(fù)用 。 (3) 前端設(shè)計(jì) 。 (4) 系統(tǒng)描述：建立系統(tǒng)的數(shù)學(xué)模型。 大連交通大學(xué)信息工程學(xué)院 2021 屆本科生畢業(yè)設(shè)計(jì)（論文） 6 (5) 功能描述：描述系統(tǒng)的行為或各子模塊之間的數(shù)據(jù)流圖。 (6) 邏輯設(shè)計(jì)：將系統(tǒng)功能結(jié)構(gòu)化，通常以文本、原理圖、邏輯圖、 布爾表達(dá)式 來表示設(shè)計(jì)結(jié)果。 (7) 仿真：包括功能仿真和時(shí)序仿真，主要驗(yàn)證系統(tǒng)功能的正確性及時(shí)序特性。 EDA 工具軟件可大致分為芯片設(shè)計(jì)輔 助軟件、可編程芯片輔助設(shè)計(jì)軟件、系統(tǒng)設(shè)計(jì)輔助軟件等三類。 目前進(jìn)入我國并具有廣泛影響的 EDA 軟件是系統(tǒng)設(shè)計(jì)軟件輔助類和可編程芯片輔助設(shè)計(jì)軟件： Protel、 PSPICE、 multiSIM10（原 EWB 的最新版本）、 OrCAD、 PCAD、LSIIogic、 MicroSim、 ISE、 modeIsim、 Matlab 等等。這些工具都有較強(qiáng)的功能，一般可用于幾個(gè)方面，例如很多軟件都可以進(jìn)行電路設(shè)計(jì)與仿真，同進(jìn)還可以進(jìn)行 PCB 自動(dòng)布局布線，可輸出多種網(wǎng)表文件與第三方軟件接口。 VHDL 語言的介紹 VHDL 語言 介紹 VHDL 全名 是 veryhighspeed integrated circuit hardware description language，誕生與 1982 年。 1987 年底 VHDL 被 IEEE 和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。自 IEEE發(fā)布了 VHDL 標(biāo)準(zhǔn)版本后，各 EDA 公司相繼推出了自己的 VHDL 實(shí)際環(huán)境，或宣布自己的程序可以和 VHDL 接口。此后 VHDL 在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語言。 1993 年， IEEE 對(duì) VHDL 進(jìn)行了修正，從更高的抽象層次和系統(tǒng)描述能力擴(kuò)展 VHDL 的內(nèi)容?，F(xiàn)在， VHDL 和 VERILOG 作為 IEEE 的工業(yè)硬件描述語言，又得到了眾多 EDA 公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語言。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語言。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可是部分 ,及端口 ） 和內(nèi)部（或稱不可視部分），既 涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn)。 VHDL 語言特性、功能與特點(diǎn) 聯(lián)性的語法和形式雖類似與一般程序語言，但是涵蓋許多與硬件關(guān)聯(lián)的語法構(gòu)造。其特有的層次性 —— 由上而下的結(jié)構(gòu) VHDL 語言可描述一個(gè)數(shù)字電路的輸入，輸出以及相互之間的行為和功能。而其硬件關(guān)式語法結(jié)構(gòu)適合大型設(shè)計(jì)項(xiàng)目的團(tuán)隊(duì)合作。在主要的系統(tǒng)結(jié)構(gòu)，組件及相互間的連接方式?jīng)Q定以后，就能將工作分包 下去，各自獨(dú)立進(jìn)行，例如使用主程序外的組件，函數(shù)以及程序內(nèi)的塊程序。 （ 1）支持多種電路與多種設(shè)計(jì)方法。 VHDL 語言能夠支持自頂向下和基于庫的設(shè)計(jì)方法，支持組合邏輯電路，同步時(shí)序邏輯電路和異步時(shí)序邏輯電路等電路的設(shè)計(jì)，大大連交通大學(xué)信息工程學(xué)院 2021 屆本科生畢業(yè)設(shè)計(jì)（論文） 7 多數(shù) EDA 工具都支持 VHDL 語言。 （ 2）支持硬件電路的層次化描述。 VHDL 語言具有支持多層次描述系統(tǒng)硬件功能的能力，可以從系統(tǒng)的行為功能（數(shù)學(xué)模型）直到門級(jí)電路逐層進(jìn)行描述。另外，高層次的行為描述可以與底層次的寄存器描述和結(jié)構(gòu)描述混合使用。 （ 3）能實(shí)現(xiàn)與工藝無關(guān)編程。采用 VHDL 語言設(shè)計(jì) 硬件電路時(shí)，當(dāng)門級(jí)或門級(jí)以上層次的描述通過仿真檢驗(yàn)以后，再用相應(yīng)的工具將設(shè)計(jì)映射成不同的工藝。在工藝更新時(shí)無須原設(shè)計(jì)程序，只需改變相應(yīng)的映射工具。由此可見，修改電路和修改工藝相互之間不會(huì)產(chǎn)生影響。 （ 4）易于共享和復(fù)用。作為 IEEE 標(biāo)準(zhǔn)的 VHDL 語言，語法嚴(yán)格，設(shè)計(jì)成果便于復(fù)用和交流。一個(gè)大規(guī)模的數(shù)字系統(tǒng)設(shè)計(jì)不可能從門級(jí)電路開始逐步進(jìn)行設(shè)計(jì)，而是一些模塊電路的有機(jī)疊加。這些模塊電路可以預(yù)先設(shè)計(jì)或者使用以前設(shè)計(jì)中的存檔模塊。這些模塊電路可以采用 VHDL 語言進(jìn)行描述且存放于庫中，便于在以后設(shè)計(jì)中復(fù)用。這樣可以減 小數(shù)字系統(tǒng)設(shè)計(jì)的工作量，縮短開發(fā)周期 [7]。 EDA 工具 QUARTUSⅡ QUARTUSⅡ 的簡介 QuartusⅡ 是 Altera 公司提供的可編程邏輯器件的集成開發(fā)軟件，是該公司前一代可編程邏輯器件的集成開發(fā)軟件 MAX+plus Ⅱ 的更新?lián)Q代產(chǎn)品。 Quartus Ⅱ 集成開發(fā)軟件支持可編程邏輯器件開發(fā)的整個(gè)過程，它提供一種與器件結(jié)構(gòu)無關(guān)的設(shè)計(jì)環(huán)境，使設(shè)計(jì)者能方便地進(jìn)行設(shè)計(jì)輸入、設(shè)計(jì)處理和器件編程。 Quartus Ⅱ 集成開發(fā)軟件適合多種平臺(tái)的工作環(huán)境，其中包括 PC 機(jī)的 Microsoft Windows XP。它支持更多種類的可編程邏輯器件的開發(fā)，同時(shí)也提供在片可編程系統(tǒng)（ System on a Programmable Chip， SOPC）設(shè)計(jì)的綜合性環(huán)境和基本設(shè)計(jì)工具。另外， QuartusⅡ 集成開發(fā)軟件也可以利用第三方軟件的結(jié)果，并支持第三方軟件的工作。為加快應(yīng)用系統(tǒng)的開發(fā)， QuartusⅡ 集成開發(fā)軟件提供更多的知識(shí)產(chǎn)權(quán)模塊（ Intellectual Property， IP）。知識(shí)產(chǎn)權(quán)模塊（ IP）是一些預(yù)先設(shè)計(jì)好的電路功能模塊，在設(shè)計(jì)中使用這些模塊不僅可以加快設(shè)計(jì)進(jìn)程，而且還可以提高系統(tǒng)性能 。 QuartusⅡ 集成開發(fā)軟件的核心是模塊化的編譯器。編譯器包括的功能模塊有分析 /綜合器（ Analysis amp。 Synthesis）、適配器（ Fitter）、裝配器（ Assembler）、時(shí)序分析器（ Timing Analyzer）、設(shè)計(jì)輔助模塊（ Design Assistant）以及 EDA 網(wǎng)表文件生成器（ EDA Netlist Writer）等。可編程邏輯器件開發(fā)的所有過程為：設(shè)計(jì)輸入、綜合、布局和布線、驗(yàn)證和仿真以及可編程邏輯器件的編程或配置。 QuartusⅡ 集成開發(fā)軟件允許用戶在開發(fā)過程中使用 QuartusⅡ 圖形用戶界面、 EDA 工具界面和命令行界面。用戶可以在整個(gè)開發(fā)過程中使用這些界面中的任意一個(gè)，也可以在開發(fā)過程中的不同步驟使用不同的界面。 作為一種電子設(shè)計(jì)自動(dòng)化（ EDA）的工具， QuartusⅡ 可編程邏輯器件的集成開發(fā)軟件支持可編程邏輯器件開發(fā)的全過程。這個(gè)過程包括以下步驟：創(chuàng)建工程，工程用來組大連交通大學(xué)信息工程學(xué)院 2021 屆本科生畢業(yè)設(shè)計(jì)（論文） 8 織整個(gè)可編程邏輯器件開發(fā)的過程；設(shè)計(jì)輸入，本章介紹利用硬件描述語言通過文本編輯的方法完成電路設(shè)計(jì)；設(shè)計(jì)編譯，把設(shè)計(jì)輸入轉(zhuǎn)換為支持可編程邏輯器件編程的文件格式；設(shè)計(jì)仿真，該步驟用來檢查設(shè)計(jì)是否滿足邏輯要求；器件 編程，使得可編程邏輯具有所要求的邏輯功能。 QUARTUSⅡ 的應(yīng)用 簡介 （ 1）創(chuàng)建工