hdb3編碼器的設計(編輯修改稿)
2025-07-26 17:58 本頁面
【文章內容簡介】 EDA 工具。 此外，Quartus II 通過和 DSP Builder 工具與 Matlab/Simulink 相結合，可以方便地實現(xiàn)各種 DSP 應用系統(tǒng)；支持 Altera 的片上可編程系統(tǒng)（SOPC）開發(fā)，集系統(tǒng)級設計、嵌入式軟件開發(fā)、可編程邏輯設計于一體，是一種綜合性的開發(fā)平臺。 Maxplus II 作為 Altera 的上一代 PLD 設計軟件，由于其出色的易用性而得到了廣泛的應用。目前 Altera 已經(jīng)停止了對 Maxplus II 的更新支持，Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。Altera 在 Quartus II 中包含了許多諸如 SignalTap II、Chip Editor 和 RTL Viewer 的設計輔助工具，集成了 SOPC 和 HardCopy 設計流程，并且繼承了 Maxplus II 友好的圖形界面及簡便的使用方法。 Altera Quartus II 作為一種可編程邏輯的設計環(huán)境, 由于其強大的設計能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設計者的歡迎。 整體系統(tǒng)實現(xiàn)方法HDB3 碼編碼器模型如圖 3 所示：6HDB3碼代碼輸入輸輸入 插“V”插“B”單/雙極性變換整個 HDB3 編碼器主要包含 3 個功能部分：插“V” 、插“B”和單極性碼轉變成雙極性碼。各部分之間采用同步時鐘作用，并且?guī)в幸粋€異步的復位（清零）端口。下面將詳細介紹各個部分的設計流程。除以上 3 個編碼功能模塊外，還有頂層主函數(shù)模塊（包含分頻）及信號產生模塊（本程序選用 m 序列） ，在此不再贅述，詳見附錄源程序。 插“V”模塊的實現(xiàn) 插“V”模塊的功能實際上就是對消息代碼里的四連 0 串的檢測即當出現(xiàn)四個連 0 串的時候，把第四個“0”變換成為符號“V” （“V”可以是邏輯“1”——高電平） ，而在其他情況下，則保持消息代碼的原樣輸出。同時為了減少后面工作的麻煩，在進行插“V”時，用“11”標識它， “1”用“01”標識， “0”用“00”標識。插“V”符號的設計思想很簡單：首先判斷輸入的代碼是什么（用一個條件語句判斷），如果輸入的是“0”碼，則接著判斷這是第幾個“0”碼，則把這一位碼元變換成為“V”碼。在其他條件下，讓原代碼照常輸出。插“V”模塊的程序框圖如圖 4 所示。圖 3 HDB3 碼編碼器模型7 插“B”模塊的實現(xiàn)插“B”模塊的功能是保證附加“V”符號后的序列不破壞“極性交替反轉”造成的無直流特性，即當相鄰“V”符號之間有偶數(shù)個非 0 符號的時候，把后一小段的第 1 個“0”變換成一個非破壞符號——“B”符號。插“B”模塊的程序框圖如圖 5。圖 4 插“V”模塊的程序框圖8 單雙極性變換模塊的實現(xiàn) 根據(jù) HDB3 的編碼規(guī)則，我們可以知道， “V”的極性是正負交替的，余下的“1”和“B”看成一體且是正負交替的，同時滿足“V” 的極性與前面的非零碼極性一致。由此我們可以將其分別進行極性變換來實現(xiàn)。從前面的程序知道， “V”、 “B”、 “1”已經(jīng)分別用雙相碼“11” 、 “10”、 “01”標識， “0”用“00”標識，所以通過以下的程序可以很容易實現(xiàn)。如下圖 6 為實現(xiàn)極性變換功能的流程圖。圖 5 插“B”模塊的程序框圖9“01”：標識為+1；“11”：標識為1；“B”符號的極性與前一非零符號相反， “V”極性符號與前一非零符號一致。因此將“V”單獨拿出來進行極性變換（由前面已知“V”已經(jīng)由“11”標識，所以很好與其他的代碼區(qū)別） ，余下的“1”和“B”看成一體進行正負交替，這樣就完成了 HDB3 的編碼。圖 6 實現(xiàn)極性變換功能的流程圖10三 、 實 驗 結 果 及 討 論經(jīng)過多次的排查和修改，以及總結，使用編譯器編譯，編譯器提示編譯文件正確，再下載到 EPM240T100C5 芯片中進行調試，示波器顯示波形與仿真波形一致，達到了本次課設設計的目標。Quartus Ⅱ軟件仿真波形如下圖 7： 輸出為 4 位，高 2 位為符號位（01=+1 11=1 00=0） ，低 2 位為數(shù)值位（00=0 01=1 11=v 10=B）上圖中 code_out 是十進制顯示，例如“7” ，即“0111” ，實則“+V ”。圖 7 系統(tǒng)仿真波形圖11四 、 心 得 體 會分頻的時候分的盡量大一些，我們的是 2 的 8 次方分頻，導致的結果是仿真的時候需要設定很大的時間，也就導致了仿真時間的加長。此次專業(yè)綜合課程設計，讓我受益匪淺。課設之初，我們認真查找、學習了關于HDB3 編譯碼和 Quartus Ⅱ軟件的資料和文獻作為課程設計的知識儲備。經(jīng)過自己的努力，在老師耐心細致的指導和同學的幫助下，我順利完成了課程設計，也掌握了專業(yè)綜合系統(tǒng)設計的基本方法，達到了預期的目的。本次課程設計是為了培養(yǎng)我們的動手能力，學好專業(yè)知識，光滿足于課本是不夠的。正所謂“紙上得來終覺淺，
環(huán)評公示相關推薦
鄂ICP備17016276號-1