【文章內(nèi)容簡(jiǎn)介】 得光電檢測(cè)器件輸出的信號(hào)在相位上相差90度電度角。當(dāng)碼盤隨著被測(cè)轉(zhuǎn)軸轉(zhuǎn)動(dòng)時(shí)，檢測(cè)光柵不動(dòng)，光線透過(guò)碼盤和檢測(cè)光柵上的透過(guò)縫隙照射到光電檢測(cè)器件上，光電檢測(cè)器件就輸出兩組相位相差90176。電度角的近似于正弦波的電信號(hào)，電信號(hào)經(jīng)過(guò)轉(zhuǎn)換電路的信號(hào)處理，可以得到被測(cè)軸的轉(zhuǎn)角或速度信息。 所示。增量式光電編碼器的特點(diǎn)是每產(chǎn)生一個(gè)輸出脈沖信號(hào)就對(duì)應(yīng)于一個(gè)增量位移，但是不能通過(guò)輸出脈沖區(qū)別出在哪個(gè)位置上的增量。它能夠產(chǎn)生與位移增量等值的脈沖信號(hào)，其作用是提供一種對(duì)連續(xù)位移量離散化或增量化以及位移變化（速度）的傳感方法，它是相對(duì)于某個(gè)基準(zhǔn)點(diǎn)的相對(duì)位置增量，不能夠直接檢測(cè)出軸的絕對(duì)位置信息。一般來(lái)說(shuō)，增量式光電編碼器輸出A、B 兩相互差90176。電度角的脈沖信號(hào)（即所謂的兩組正交輸出信號(hào)），從而可方便地判斷出旋轉(zhuǎn)方向。同時(shí)還有用作參考零位的Z 相標(biāo)志（指示）脈沖信號(hào)，碼盤每旋轉(zhuǎn)一周，只發(fā)出一個(gè)標(biāo)志信號(hào)。標(biāo)志脈沖通常用來(lái)指示機(jī)械位置或?qū)Ψe累量清零。增量式光電編碼器的優(yōu)點(diǎn)是：原理構(gòu)造簡(jiǎn)單、易于實(shí)現(xiàn)；機(jī)械平均壽命長(zhǎng)，可達(dá)到幾萬(wàn)小時(shí)以上；分辨率高；抗干擾能力較強(qiáng)，信號(hào)傳輸距離較長(zhǎng)，可靠性較高。其缺點(diǎn)是它無(wú)法直接讀出轉(zhuǎn)動(dòng)軸的絕對(duì)位置信息[8]。 絕對(duì)式光電編碼器絕對(duì)式光電編碼器的基本原理及組成部件與增量式光電編碼器基本相同，也是由光源、碼盤、檢測(cè)光柵、光電檢測(cè)器件和轉(zhuǎn)換電路組成。 絕對(duì)式光電編碼器組成與增量式光電編碼器不同的是，絕對(duì)式光電編碼器用不同的數(shù)碼來(lái)分別指示每個(gè)不同的增量位置，它是一種直接輸出數(shù)字量的傳感器。在它的圓形碼盤上沿徑向有若干同心碼道，每條上由透光和不透光的扇形區(qū)相間組成，相鄰碼道的扇區(qū)數(shù)目是雙倍關(guān)系，碼盤上的碼道數(shù)就是它的二進(jìn)制數(shù)碼的位數(shù)，在碼盤的一側(cè)是光源，另一側(cè)對(duì)應(yīng)每一碼道有一光敏元件；當(dāng)碼盤處于不同位置時(shí)，各光敏元件根據(jù)受光照與否轉(zhuǎn)換出相應(yīng)的電平信號(hào)，形成二進(jìn)制數(shù)。這種編碼器的特點(diǎn)是不要計(jì)數(shù)器，在轉(zhuǎn)軸的任意位置都可讀出一個(gè)固定的與位置相對(duì)應(yīng)的數(shù)字碼。顯然，碼道越多，分辨率就越高，對(duì)于一個(gè)具有 N 位二進(jìn)制分辨率的編碼器，其碼盤必須有N 條碼道。 絕對(duì)式光電編碼器是利用自然二進(jìn)制、循環(huán)二進(jìn)制（格雷碼）、二十進(jìn)制等方式進(jìn)行光電轉(zhuǎn)換的。絕對(duì)式光電編碼器與增量式光電編碼器不同之處在于圓盤上透光、不透光的線條圖形，絕對(duì)光電編碼器可有若干編碼，根據(jù)讀出碼盤上的編碼，檢測(cè)絕對(duì)位置。它的特點(diǎn)是：可以直接讀出角度坐標(biāo)的絕對(duì)值；沒(méi)有累積誤差；電源切除后位置信息不會(huì)丟失；編碼器的精度取決于位數(shù)；但是絕對(duì)式光電編碼器體積、重量都較大，并且造價(jià)昂貴。 省線式編碼器省線式編碼器是增量式光電編碼器中的一種。一般伺服電機(jī)的增量式編碼器共有六路信號(hào)線（U、V、W、A、B、Z），U、V、W是互差120度的電機(jī)換相信號(hào)，它們各自的每轉(zhuǎn)周期數(shù)與電機(jī)轉(zhuǎn)子的磁極對(duì)數(shù)一致。為了達(dá)到矢量控制的目的，使交流伺服電機(jī)定子繞組產(chǎn)生的電磁場(chǎng)始終正交于轉(zhuǎn)子永磁場(chǎng)，獲得最佳的出力效果，因此伺服電機(jī)上電時(shí)需要讀取電機(jī)的相位信息U、V、W，用于確定伺服電機(jī)磁性，在讀取了U、V、W信號(hào)后，可使用A、B、Z信號(hào)對(duì)伺服電機(jī)進(jìn)行控制。所以，所謂省線式編碼器就是在上電時(shí)輸出U、V、W信號(hào)后，經(jīng)過(guò)一定的時(shí)間再切換輸出A、B、Z信號(hào)（信號(hào)線復(fù)合使用）。采用省線式輸出方式，使編碼器的信號(hào)輸出線減少一半，方便了用戶的接線，這樣可以簡(jiǎn)化結(jié)構(gòu)、節(jié)約成本。本設(shè)計(jì)使用的是華大新型電機(jī)科技公司的80STM01330LF1B伺服電機(jī)中的省線式編碼器。 編碼器信號(hào)的細(xì)分技術(shù)隨著數(shù)控機(jī)床對(duì)角度和長(zhǎng)度進(jìn)行高精度檢測(cè)的需要，人們對(duì)光電編碼器的分辨率和精度，提出了越來(lái)越高的要求。目前國(guó)內(nèi)所用的光柵的角節(jié)距大多在20″以上，而測(cè)角系統(tǒng)的分辨率往往要求達(dá)到0．1″甚至0．O1″。因而單純靠機(jī)械制造上刻劃更細(xì)的光柵來(lái)提高光電軸角編碼器的分辨率是很難在實(shí)現(xiàn)的。主要的原因有：第一，受到加工工藝的限制，光柵柵距不可能無(wú)限制的縮小。第二，受到光源波長(zhǎng)所規(guī)定的物理限制。因此，必須采用莫爾條紋細(xì)分技術(shù)來(lái)提高光柵系統(tǒng)的精度和分辨率[9]。莫爾條紋的細(xì)分方法分為光學(xué)細(xì)分、機(jī)械細(xì)分和電子學(xué)細(xì)分三大類。其中電子學(xué)細(xì)分方法具有讀數(shù)快，易于實(shí)現(xiàn)測(cè)量和數(shù)據(jù)處理過(guò)程的自動(dòng)化，并能用于動(dòng)態(tài)測(cè)量等優(yōu)點(diǎn)，因而得到了廣泛的應(yīng)用。電子細(xì)分方法又可分為鑒幅細(xì)分和鑒相細(xì)分兩種。鑒幅細(xì)分又分為矢量運(yùn)算細(xì)分、倍頻關(guān)系細(xì)分、串聯(lián)移相電阻鏈細(xì)分和幅度分割細(xì)分等。鑒相細(xì)分是通過(guò)信號(hào)的相位差來(lái)模擬光柵系統(tǒng)的位移，然后對(duì)信號(hào)的相位差進(jìn)行細(xì)分的 編碼器接口技術(shù) 編碼器與電機(jī)或控制系統(tǒng)的信號(hào)傳輸可以采用并行或串行兩種方式。信號(hào)采用并行傳輸方式時(shí)，每位數(shù)據(jù)需要一根數(shù)據(jù)線。因此，并行傳輸僅適用于短距離傳輸和特殊要求的場(chǎng)合。采用串行傳輸時(shí)，所有的數(shù)據(jù)信息通過(guò)編碼方式、利用一根數(shù)據(jù)線實(shí)現(xiàn)數(shù)據(jù)傳送。串行傳輸方式數(shù)據(jù)線少、成本低、傳輸距離遠(yuǎn)、數(shù)據(jù)安全可靠，適用于遠(yuǎn)距離和高精密傳輸?shù)膱?chǎng)合。串行傳輸又分為單工通信、半雙工通信和全雙工通信，以及同步串行通信和異步串行通信。增量式編碼器的數(shù)據(jù)傳輸多以并行傳輸為主，而絕對(duì)式編碼器的數(shù)據(jù)輸出多以同步串行傳輸方式為主。高檔數(shù)控機(jī)床要求位置檢測(cè)裝置具有很高的檢測(cè)精度和分辨率，并實(shí)現(xiàn)絕對(duì)式位置檢測(cè)。絕對(duì)式編碼器利用大規(guī)模現(xiàn)場(chǎng)課編程門陣列（FPGA）作為協(xié)議解釋及通信控制電路，通過(guò)改變通信的核心模塊程序，可實(shí)現(xiàn)不同的通信協(xié)議。為了實(shí)現(xiàn)上位控制機(jī)對(duì)不同編碼器的兼容，本設(shè)計(jì)使用FPGA將增量式編碼器輸出的增量信息處理后。常用的編碼器串行總線通信協(xié)議主要有德國(guó)HEIDENHAIN的Endat協(xié)議、德國(guó)ICHaus公司提出的BiSS協(xié)議、日本多摩川串行通信協(xié)議、SSI（簡(jiǎn)單傳感器接口）協(xié)議以及德國(guó)SICKSTEGMANN的HIPERFACE協(xié)議等。 海德漢公司的EnDat數(shù)據(jù)接口示意圖海德漢公司的EnDat數(shù)據(jù)通信協(xié)議是一種全雙工的同步串行通信協(xié)議。它不僅能為增量式和絕對(duì)式編碼器傳感器傳輸位置值，同時(shí)還能夠傳輸附加信息值或更新存儲(chǔ)在編碼器中的信息，或保存新的信息，具有效率高、速度快（時(shí)鐘頻率現(xiàn)已提高到16MHz）。由于采用串行數(shù)據(jù)傳輸方式，它只需要四條信號(hào)線，、四條信號(hào)線[10]。Endat接口具有高性能低成本的特點(diǎn)，它是一個(gè)通用的接口，適用于所用的增量和絕對(duì)式編碼器，具有更經(jīng)濟(jì)的電能消耗、小的尺寸和緊湊的連接方式，快速系統(tǒng)配置，零點(diǎn)可根據(jù)偏置值浮動(dòng)。它還具有更好的信號(hào)質(zhì)量和更好的實(shí)用性[10]。重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文） 3 省線式編碼器串行總線接口裝置硬件設(shè)計(jì)3 省線式編碼器串行總線接口裝置硬件設(shè)計(jì)本設(shè)計(jì)的主要任務(wù)就是完成對(duì)省線式編碼器的上電控制，以便正確讀取電機(jī)初始角度UVW信息和位置增量信息ABZ。 硬件總體結(jié)構(gòu)硬件主要包括以下模塊：編碼器接口模塊、FPGA芯片模塊、電源模塊、編碼器上電控制模塊、輸出接口模塊。 硬件總體結(jié)構(gòu)示意圖 主要電路模塊設(shè)計(jì) 編碼器接口電路設(shè)計(jì)為了提高抗干擾能力，編碼器輸入信號(hào)為差分信號(hào)。該模塊主要是將編碼器輸入的差分信號(hào)由差分信號(hào)接收芯片轉(zhuǎn)換為非差分信號(hào)，然后輸入FPGA進(jìn)行處理。為了保護(hù)電路，編碼器輸入信號(hào)先經(jīng)保護(hù)芯片NUP430后再輸入差分信號(hào)接收芯片AM26LV32。AM26LV32是一種低電壓高速四路差動(dòng)線路接收器，該芯片具有高輸入阻抗和輸出滯后性，能夠提高電路的抗干擾能力，滿足設(shè)計(jì)要求[17]。差分輸入信號(hào)。當(dāng)；當(dāng)，當(dāng)；當(dāng)輸入為開路時(shí)，輸出為高電平。 編碼器接口電路原理圖 FPGA模塊電路設(shè)計(jì)①FPGA芯片選型各種可編程芯片的出現(xiàn)，改變了嵌入式硬件模塊的設(shè)計(jì)方法，出現(xiàn)了“可重構(gòu)計(jì)算”的概念。而在這些芯片中，現(xiàn)場(chǎng)可編程門陣列FPGA（Field－Programmable Gate Array）以其保密性好、體積小、重量輕、可靠性高等一系列的優(yōu)點(diǎn)，成為人們?cè)O(shè)計(jì)嵌入式電路的首選。FPGA是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA 的產(chǎn)品主要由 Xilinx、Lattice 和 Altera 等公司提供。與其它公司產(chǎn)品相比，Altera 公司的產(chǎn)品性價(jià)比高，開發(fā)工具更容易獲得。以硬件描述語(yǔ)言（Verilog hdl 或 VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過(guò)簡(jiǎn)單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測(cè)試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編輯元件可以被用來(lái)實(shí)現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器或者其他更加完整的記憶塊Altera推出的CycloneII 是Cyclone系列低成本FPGA中的最新產(chǎn)品。Altera于2002年推出的Cyclone器件系列改變了整個(gè)FPGA行業(yè)，帶給市場(chǎng)第一以最低成本為基礎(chǔ)而設(shè)計(jì)的FPGA系列產(chǎn)品。Altera采用相同的方法在盡可能小的裸片面積下構(gòu)建了Cyclone II 系列。Cyclone II 系列提供了與其上一代產(chǎn)品相同的優(yōu)勢(shì)——一套用戶定義的功能、業(yè)界領(lǐng)先的性能、低功耗但具有更多的密度和功能，極大地降低了成本。Cyclone II 器件擴(kuò)展了低成本FPGA的密度，最多達(dá)68，416個(gè)邏輯單元（LE）。Cyclone II器件的制造基于300mm晶圓，采用臺(tái)積電90nm、低K值電介質(zhì)工藝，這種可靠工藝也曾被用于Altera的Stratix174。 II器件。這種工藝技術(shù)確保了快速有效性和低成本。通過(guò)使硅片面積最小化，Cyclone II器件可以在單芯片上支持復(fù)雜的數(shù)字系統(tǒng)，而在成本上則可以和ASIC競(jìng)爭(zhēng)[11]。本設(shè)計(jì)中選擇EP2C5T144C8N做為設(shè)計(jì)芯片，它屬于Cyclone II系列，具有4608個(gè)邏輯單元，119808位RAM，兩個(gè)鎖相環(huán)和144個(gè)引腳。它無(wú)論是在資源、功能還是價(jià)格方面都能滿足設(shè)計(jì)要求[11]。② JTAG配置接口JTAG（Joint Test Action Group）接口用來(lái)對(duì)目標(biāo)器件進(jìn)行測(cè)試或者編程，標(biāo)準(zhǔn)的JTAG接口是4線：TMS、TCK、TDI、TDO,分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。TCK為測(cè)試時(shí)鐘輸入，數(shù)據(jù)通過(guò)TDI/TDO引腳輸入/輸出JTAG接口，TMS設(shè)置JTAG接口處于某種特定的測(cè)試模式。 為JTAG配置接口電路。 JTAG配置接口通過(guò)JTAG配置接口，在Quartus II軟件使用SignalTap II邏輯分析儀和SignalProbe功能可以分析內(nèi)部器件節(jié)點(diǎn)和I/O引腳，實(shí)現(xiàn)系統(tǒng)調(diào)試。③AS配置接口 AS配置（Active Serial Configuration）接口使用Altera串行配置器件來(lái)完成AS配置器件。配置時(shí)，Cyclone II芯片處于主動(dòng)地位，而配置器件處于從屬地位。配置數(shù)據(jù)通過(guò)DATA0引腳傳入FPGA芯片，配置數(shù)據(jù)被同步于DCLK輸入上，1個(gè)時(shí)鐘周期傳輸1位數(shù)據(jù)。EPCS4SI8配置芯片具有512KB的內(nèi)存。 AS配置接口④電源模塊外部提供+5V的直流電源，而FPGA芯片需求++。因此，需要將外部電源轉(zhuǎn)換為++。本設(shè)計(jì)采用AP1510進(jìn)行電源轉(zhuǎn)換。AP1510提供低紋波電源，具有效率高、體積小、輸出寬、瞬態(tài)特性好等特點(diǎn)。輸出電壓，為反饋電壓。改變的值就可以改變輸出電壓。有輸出電壓計(jì)算公式可知，、2K和1K、2K時(shí)，輸出電壓即為++。R3R41為限流電壓。 電源模塊原理圖 編碼器上電控制模塊設(shè)計(jì)省線式編碼器在剛上電時(shí)輸出UVW信號(hào)，然后輸出ABZ信號(hào)。為了準(zhǔn)確讀取 編碼器上電控制電路編碼器的UVW信號(hào)，需要在FPGA芯片準(zhǔn)備好以后才對(duì)編碼器通電。本設(shè)計(jì)采用三極管的開關(guān)作用對(duì)編碼器的通斷電進(jìn)行控制。由圖可知，負(fù)載電阻被直接跨接于三極管的集電極與電源之間，而位于三極管主電流的回路上，輸入控制電壓控制三極管開關(guān)的開啟與閉合動(dòng)作，當(dāng)三極管呈開啟狀態(tài)時(shí)，負(fù)載電流便被阻斷。反之，當(dāng)三極管呈閉合狀態(tài)時(shí)，電流便可以流通。詳細(xì)地說(shuō)，當(dāng)控制電壓為低電壓時(shí)，由于基極沒(méi)有電流，因此集電極亦無(wú)電流，致使連接于集電極端的負(fù)載亦沒(méi)有電流，而相當(dāng)于開關(guān)的開啟，此時(shí)三極管工作于截止區(qū)。同理，當(dāng)控制電壓為高電壓時(shí)，由于有基極電流流動(dòng)，因此使集電極流過(guò)更大的放大電流，因此負(fù)載回路便被導(dǎo)通，而相當(dāng)于開關(guān)的閉合，此時(shí)三極管工作于于飽和區(qū)。 該模塊主要完成Endat協(xié)議的發(fā)送功能。Endat協(xié)議采用差分輸出，因此，本設(shè)計(jì)采用SP3485芯片完成數(shù)