【文章內容簡介】 才能體現(xiàn)其完善。當然，這里提的只是慢慢向完善靠攏，方案的設計中，大抵不用考慮細節(jié)，細節(jié)方面的考慮在系統(tǒng)的硬件設計和軟件設計方面尤其重要，細節(jié)體現(xiàn)品質，在具體的設計中，打敗這個設計的最終結果的，往往不在方案上，而在細節(jié)的把握上，所以本次設計中，在硬件設計和軟件設計方面更加注意了細節(jié)的把握，盡量用自己所學的東西讓系統(tǒng)盡量沒有什么差錯。 上面介紹了本次設計中要設計的各模塊的功能及相互間的連接 ，這里主要介 紅外測溫模塊 A/D 轉換模塊 51 單片機 3 系統(tǒng)總體方案 7 紹在本次實驗系統(tǒng)方案設計中要綜合考慮的因素 , 本次設計方案當中，盡量對各個方面進 行了周密考慮，希望能制定出一個合理的，周全的方案，在所做方案中具體考慮了以下的幾點： ●硬件的選擇能否適應系統(tǒng)提出的要求 ●硬件芯片是否能夠買到，或者是否和你的預期花費有矛盾換句話說，就是你要用的東西一定要能買到而且要相對你來說不要太貴，這點要求很實際，以做過的工程而言，這個是必須考慮的東西，你不可能用了一個片子，卻不知道它是否還在生產，就算它還在生產，也要事先知道它的價格，考慮的程度上可以更進一步，靈活的使用芯片，同功能價格比較低的芯片還是很多的。 ●硬件實現(xiàn)的接口問題，在實際的系統(tǒng)設計中，要實現(xiàn)很多的通 信， 比 如說，單片機與芯片之間的通信 ，傳感器與芯片之間的通信 等，采用什么樣的接口比較重要 。 ●所設計的硬件系統(tǒng)的資源能否滿足要求，比如說：片上的 ROM 和 RAM 能否滿足軟件要求， 傳感器的選擇是否符合算法要求等 。4 實驗系統(tǒng)的硬件設計 8 4 實驗系統(tǒng)的硬件設計 硬件器件的選擇 AT89C51 AT89C51 是一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲器（ FPEROM—Falsh Programmable and Erasable Read Only Memory）的低電壓，高性能 CMOS8 位微處理器，俗稱單片機。該器件采用 ATMEL 高密度非易失 存儲器制造技術制造，與工業(yè)標準的 MCS51 指令集和輸出管腳相兼容。由于將多功能 8 位 CPU 和閃爍存儲器組合在單個芯片中， ATMEL 的 AT89C51 是一種高效微控制器，為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案。 圖 41 1．主要特性： 8031 CPU與 MCS51 兼容 4K 字節(jié)可編程 FLASH 存儲器 (壽命： 1000 寫 /擦循環(huán) ) 全靜態(tài)工作： 0Hz24KHz 三級程序存儲器保密鎖定 128*8 位內部 RAM 32 條可編程 I/O 線 兩個 16 位定時器 /計數(shù)器 6 個中斷源 4 實驗系統(tǒng)的硬件設計 9 可編程串行通道 低功耗的閑置和掉電模式 片內振蕩器和時鐘電路 2．管腳說明 ： VCC：供電電壓。 GND：接地。 P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當 P1 口的管腳第一次寫 1 時，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據存儲器，它可以被定義為數(shù)據 /地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口，當 FIASH 進行 校驗時， P0 輸出原碼，此時 P0 外部必須被拉高。 P1 口： P1 口是一個內部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。 P1 口管腳寫入 1 后，被內部上拉為高，可用作輸入，P1 口被外部下拉為低電平時，將輸出電流，這是由于內部上拉的緣故。在 FLASH編程和校驗時， P1 口作為第八位地址接收。 P2 口： P2 口為一個內部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個 TTL 門電流，當 P2 口被寫 “1”時，其管腳被內部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2 口的管腳被外部 拉低，將輸出電流。這是由于內部上拉的緣故。 P2 口當用于外部程序存儲器或 16 位地址外部數(shù)據存儲器進行存取時， P2 口輸出地址的高八位。在給出地址 “1”時，它利用內部上拉優(yōu)勢，當對外部八位地址數(shù)據存儲器進行讀寫時， P2 口輸出其特殊功能寄存器的內容。P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 P3 口： P3 口管腳是 8 個帶內部上拉電阻的雙向 I/O 口，可接收輸出 4 個TTL 門電流。當 P3 口寫入 “1”后，它們被內部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。P3 口也可作為 AT89C51 的一些特殊功能口，如下表所示： 口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） 4 實驗系統(tǒng)的硬件設計 10 /INT1（外部中斷 1） T0（記時器 0 外部輸入） T1（記時器 1 外部輸入） /WR（外部數(shù)據存儲器寫選通） /RD（外部數(shù)據存儲器讀選通） P3 口同時為閃爍編程和編程校驗接收一些控制信號。 RST：復位輸入。當振蕩器復位器件時，要保持 RST 腳兩 個機器周期的高電平時間。 ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數(shù)據存儲器時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止 ，置位無效。 /PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次 /PSEN 有效。但在訪問外部數(shù)據存儲器時，這兩次有效的 /PSEN 信號將不出現(xiàn)。 /EA/VPP ：當 /EA 保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內部程序存儲器。注意加密方式 1 時， /EA 將內部鎖定為 RESET；當 /EA 端保持高電平時，此間內部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內部時鐘 工作電路的輸入。 XTAL2：來自反向振蕩器的輸出。 3．振蕩器特性： XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內振蕩器。石晶振蕩和陶瓷振蕩均可采用。如采用外部時鐘源驅動器件， XTAL24 實驗系統(tǒng)的硬件設計 11 應不接。有余輸入至內部時鐘信號要通過一個二分頻觸發(fā)器，因此對外部時鐘信號的脈寬無任何要求，但必須保證脈沖的高低電平要求的寬度。 4．芯片擦除： 整個 PEROM 陣列和三個鎖定位的電擦除可通過正確的控制信號組合，并保持 ALE管腳處于低電平 10ms 來完成。在芯片擦操作中，代碼陣列 全被寫 “1” 且在任何非空存儲字節(jié)被重復編程以前，該操作必須被執(zhí)行。 此外， AT89C51 設有穩(wěn)態(tài)邏輯，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。在閑置模式下， CPU 停止工作。但 RAM，定時器，計數(shù)器，串口和中斷系統(tǒng)仍在工作。在掉電模式下，保存 RAM 的內容并且凍結振蕩器，禁止所用其他芯片功能，直到下一個硬件復位為止。 ADC0809 ADC0809 的引腳如圖 42 所示，它采用 28 線雙列直插式封裝。各引腳功能如下： 圖 42 D7～ D0 8 位數(shù)字量輸出端。可直接接入單片機的數(shù)據總線。 4 實驗系統(tǒng)的硬件設計 12 IN7～ IN0： 8 路模擬量輸入端。在多路開關控制下，某一時刻只能有一路模擬量經相應通道輸入到 A/D 轉換器的比較器中。 ALE：地址鎖存信號輸入端。該信號的上升沿可將地址選擇信號 ADDA, ADDB, ADDC 鎖入地址寄存器內。 START：啟動 A/D 轉換信號輸入端。該信號的上升沿用以清除 ADC 內部寄存器，下降沿用以啟動 A/D 轉換器工作。 EOC：轉換結束信號 輸出端。轉換結束后該端將由低電平跳轉為高電平。 OE：輸出允許控制端，高電平有效。該信號用以打開三態(tài)數(shù)據輸出鎖存器，將轉換后的 8 位數(shù)據送至單片機的數(shù)據總線上。 CLOCK：轉換定時時鐘輸入端，它的頻率決定了 A/D 轉換器的轉換速度。時鐘頻率既不能高于 640 kHz，也不能低于 100 kHz，對應的轉換速度為 100 。 ， ： A/D 轉換器參考電壓的正、負端。它們可以不與本機電源和地相連，但 不得為負值